服務(wù)商城	客服電話	配送服務(wù)	優(yōu)惠價	購買
	400-711-6699	滿29至69元，免運費！	￥24.7

本書以CMOS的最小構(gòu)成電路反相器為焦點，介紹CMOS器件的特點、結(jié)構(gòu)、設(shè)計規(guī)則及制造方法。以標準邏輯電路為例，介紹了組合邏輯電路、時序邏輯電路的定義、基本電路結(jié)構(gòu)及其應(yīng)用舉例。進而，介紹了接口的技巧和目前備受關(guān)注的模擬技術(shù)等。本書還涉及大規(guī)模集成電路（LSI）的話題，介紹其分類及發(fā)展趨勢，以及ASIC和存儲器的基本技術(shù)。
本書可供半導(dǎo)體制造行業(yè)的技術(shù)人員閱讀，也可供電子等相關(guān)專業(yè)師生參考。

第1章 CMOS器件的現(xiàn)狀
1.1 半導(dǎo)體器件的分類
1.2 CMOS器件的特征
1.3 CMOS產(chǎn)品的種類和特點
第2章 CMOS的結(jié)構(gòu)
2.1 CMOS的結(jié)構(gòu)
2.2 設(shè)計規(guī)則
2.3 CMOS的制造工程
2.3.1 襯底材料的制作
2.3.2 前工序
2.3.3 后工序
第3章 CMOS的基本特性與邏輯電路的基本結(jié)構(gòu)
3.1 CMOS的基本特性
3.1.1 N-ch MOS FET的特性表達式
3.1.2 P-ch MOS FET的特性表達式
3.1.3 CMOS反相器的特性
3.1.4 邏輯閾值電壓
3.1.5 過渡區(qū)中的輸出電壓
3.1.6 電阻近似
3.2 CMOS的特點
3.2.1 功率消耗小
3.2.2 能夠在低電壓下工作/工作電壓范圍寬
3.2.3 噪聲余量大
3.2.4 容易集成化
3.2.5 輸入阻抗高
3.2.6 基于輸入電容的初次記憶
3.3 基本邏輯電路
3.4 正邏輯與負邏輯
3.5 基本電路
3.5.1 反相器
3.5.2 NAND門
3.5.3 NOR門
3.5.4 AND,OR門
3.5.5 傳輸門
3.5.6 時鐘脈沖門
3.5.7 Exclusive OR/NOR門
3.5.8 觸發(fā)器
3.6 CMOS的保護電路
3.6.1 輸入保護電路
3.6.2 輸出的保護
3.6.3 電源/GND浮動時的保護
第4章 CMOS器件的種類與特征
4.1 CMOS標準邏輯
4.1.1 雙極邏輯的誕生
4.1.2 CMOS邏輯的誕生
4.2 74***型的魅力
4.2.1 BiCMOS邏輯的特征
4.2.2 ECL的特征
4.2.3 ASIC的問世與標準邏輯的需要
4.2.4 單門邏輯的誕生
4.2.5 低電壓化的趨勢
4.2.6 封裝的發(fā)展趨勢
4.3 存儲器
4.3.1 ROM
4.3.2 RAM
4.4 ASIC的種類與特征
4.4.1 ASIC化的潮流
4.4.2 半定制
4.4.3 PLD
4.4.4 門陣列
4.4.5 標準單元
4.4.6 全定制LSI
4.5 半定制LSI的設(shè)計方法
第5章 標準邏輯IC的功能與使用方法
5.1 組合邏輯電路
5.1.1 門電路
5.1.2 門電路的應(yīng)用舉例
5.1.3 特殊門電路
5.1.4 開路漏極
5.1.5 模擬開關(guān)
5.1.6 總線緩沖器
5.1.7 雙向總線緩沖器
5.1.8 總線緩沖器與總線的連接
5.1.9 多路轉(zhuǎn)換器/逆多路轉(zhuǎn)換器/選擇器
5.1.10 在多變數(shù)1輸出邏輯電路中的應(yīng)用
5.1.11 譯碼器/編碼器
5.1.12 使用譯碼器的CPU周邊LSI的選擇
5.2 時序邏輯電路
5.2.1 鎖存器
5.2.2 鎖存器的應(yīng)用舉例
5.2.3 總線數(shù)據(jù)的暫存記憶
5.3 觸發(fā)器
5.3.1 觸發(fā)器的動作
5.3.2 觸發(fā)器的應(yīng)用舉例
5.3.3 總線的數(shù)據(jù)分配和保持電路
5.3.4 計數(shù)器
5.3.5 計數(shù)器的串級連接舉例
5.3.6 移位寄存器
5.3.7 移位寄存器的應(yīng)用舉例
5.3.8 單穩(wěn)多諧振蕩器
5.3.9 單穩(wěn)多諧振蕩器的應(yīng)用舉例
第6章 CMOS邏輯IC的特性
6.1 CMOS器件的接口
6.2 CMOS器件的標準接口
6.2.1 CMOS的輸入輸出特性
6.2.2 CMOS電平與TTL電平
6.2.3 CMOS電平的趨勢
6.3 接口的專門技術(shù)
6.3.1 扇出端數(shù)
6.3.2 三態(tài)輸出與輸出沖突
6.3.3 上沖/下沖,反射,激振噪聲
6.3.4 線連“或”電路與從低電壓向高電壓的電平變換
6.4 電壓變換接口
6.4.1 從高電壓向低電壓變換的接口
6.4.2 輸出的容忍功能
6.4.3 從低電壓向高電壓變換的接口
6.4.4 高→低/低→高雙向電壓變換接口
6.5 冒險
6.5.1 冒險引起的故障
6.5.2 晶體管與CMOS邏輯的接口
6.5.3 高速接口(單端與差動傳送)概要
6.5.4 單端
6.5.5 差動傳送(異動)
第7章 CMOS器件的失效模式
7.1 器件自身的失效
7.1.1 早期失效
7.1.2 偶然失效
7.1.3 耗損失效
7.2 失效模式
7.3 外來因素引起的失效
7.3.1 ESD造成的損傷
7.3.2 閂鎖造成的損傷
第8章 器件模擬與傳輸模擬
8.1 SPICE與IBIS
8.1.1 SPICE
8.1.2 IBIS
8.1.3 IMIC
8.2 LSI設(shè)計流程
8.3 基于SPICE的器件/電路模擬
8.3.1 器件模擬
8.3.2 電路模擬
8.3.3 SPICE模擬器的功能
8.4 傳輸模擬
8.4.1 數(shù)字信號的誤解
8.4.2 信號完整的基礎(chǔ)——方波是危險的
8.4.3 傳輸信號的高速化技巧
8.4.4 傳輸線的等效電路
8.4.5 基于IBIS的傳輸模擬
8.4.6 EMI的法規(guī)
參考文獻