提出了一種基于高速鎖存器的CMOS高速分頻器結(jié)構(gòu)，闡述了其工作速度，工作范圍，前后級級聯(lián)電路設(shè)計。采用典型的TSMC 0．18 um／1．8 V工藝模型，通過Agilent的ADS進行模擬驗證，得到其最高工作速度為12 GHz，工作范圍為3～12 GHz，在6～12 GHz內(nèi)，輸入靈敏度不小于100 mV，功耗小于28 mW。

溫馨提示：本站不提供資料文件下載，僅提供文件名稱查詢，如有疑問請聯(lián)系我們。