DSP、FPGA和射頻器件廠商提供更高性能、更低功耗的器件和方案，以滿足新通信標(biāo)準(zhǔn)提出的更高要求，并降低運(yùn)營(yíng)商的資本性支出和營(yíng)運(yùn)成本。

　　3G與LTE(長(zhǎng)期演進(jìn))基站對(duì)DSP/FPGA(數(shù)字信號(hào)處理器/現(xiàn)場(chǎng)可編程門陣列)以及射頻產(chǎn)品在性能上提出了許多新的要求。芯片企業(yè)針對(duì)這些新需求也提出了新的開發(fā)理念，并推出了許多新的解決方案。

　　多核DSP：內(nèi)核數(shù)量/性能/功耗間達(dá)到平衡

　　多核DSP已經(jīng)在基站中獲得了廣泛的應(yīng)用。飛思卡爾網(wǎng)絡(luò)部亞太區(qū)業(yè)務(wù)拓展總監(jiān)曲大健先生介紹說，3G和LTE通信基站對(duì)多核DSP有幾個(gè)主要的衡量指標(biāo)：一是DSP核的處理能力要非常強(qiáng)，以滿足數(shù)據(jù)處理的需求。二是DSP要有適量的周邊接口并具備較快的接口速率，滿足MIMO(多輸入/多輸出)的需求。三是DSP中多核之間要有高速連接，這樣不會(huì)造成數(shù)據(jù)傳輸和輸入的瓶頸。四是基帶加速器要有高速的數(shù)據(jù)吞吐量，以高效完成對(duì)特定算法的處理。

　　他表示，目前，在多核DSP產(chǎn)品架構(gòu)上呈現(xiàn)這樣幾種發(fā)展方向：一方面，一些企業(yè)在市場(chǎng)上提供3核DSP產(chǎn)品，未來將提供4核DSP產(chǎn)品。這類多核DSP產(chǎn)品，核的數(shù)目比較少，每個(gè)核的處理能力相對(duì)較強(qiáng)，但其總體處理能力還是受到一定的限制。另一方面，一些企業(yè)提供64核、128核的多核DSP產(chǎn)品。這類多核產(chǎn)品，每個(gè)處理核架構(gòu)較為簡(jiǎn)單，處理能力也比較弱。由于集成了較多的處理核，這類DSP的芯片面積會(huì)比較大。而飛思卡爾最新推出的6核DSP產(chǎn)品MSC8156，在上述兩類多核DSP產(chǎn)品中做了平衡。該產(chǎn)品核的數(shù)目不是最少的，而且每個(gè)核的處理能力保持在一個(gè)比較強(qiáng)的水平上，因此可以達(dá)到較強(qiáng)的總體處理能力，同時(shí)還保持了較小水平的芯片面積。

　　德州儀器DSP業(yè)務(wù)開發(fā)經(jīng)理郝曉鵬則認(rèn)為，在3G和LTE基站部署中，選擇多核DSP時(shí)要注意幾個(gè)因素：首先，總體擁有成本要低。借助硬件加速器，設(shè)備制造商不需要DSP核便能實(shí)現(xiàn)信道解碼以及WCDMA和TD-SCDMA中的Rake處理。而且，基帶處理器外部不需要再添加加速器，這樣就降低了功耗，減少了外部組件數(shù)，并降低了熱設(shè)計(jì)的復(fù)雜度。其次，全球眾多的運(yùn)營(yíng)商對(duì)功效和綠色基站收發(fā)臺(tái)(BTS)提出了越來越高的要求。因此，器件需要大幅降低功耗。再次，多核DSP在內(nèi)核數(shù)量、加速器和內(nèi)部存儲(chǔ)架構(gòu)間的良好平衡將會(huì)實(shí)現(xiàn)最佳的通道密度，而且還能使系統(tǒng)的升級(jí)過程變得十分便捷。總的來看，考慮到某些計(jì)算密集型因素，德州儀器在用于基帶處理的DSP系統(tǒng)級(jí)芯片中集成了硬件加速器，這樣，該解決方案就可以實(shí)現(xiàn)低成本和低功耗的目標(biāo)。

　　FPGA：新器件滿足高性能應(yīng)用

　　在基帶處理單元中，F(xiàn)PGA的功能包括系統(tǒng)互聯(lián)構(gòu)成和協(xié)同處理功能。在MIMO、Turbo碼的處理上面，F(xiàn)PGA能夠提供更快的硬件加速功能。另外，用戶無論選擇自己開發(fā)還是購買現(xiàn)成的方案，都可以通過FPGA平臺(tái)高效完成商用目標(biāo)。而且，由于FPGA具有可編程能力，它可以非常靈活地完成演進(jìn)標(biāo)準(zhǔn)所規(guī)定的任務(wù)和目標(biāo)。

　　支持下一代通信標(biāo)準(zhǔn)的基站對(duì)FPGA的處理能力提出了更高的要求，包括更高的接口速率，更高的數(shù)據(jù)吞吐率以及更低的功耗。

　　Altera方案的優(yōu)勢(shì)在于其產(chǎn)品的技術(shù)領(lǐng)導(dǎo)力。例如，基于40nm的StratixRIV和ArriaRIIGX器件系列可以滿足下一代標(biāo)準(zhǔn)提出的高要求。StratixRIV是基帶處理單元的理想選擇。StratixRIV中已經(jīng)量產(chǎn)的EP4SGX230包含了23萬個(gè)邏輯單元、1288個(gè)18×18DSP乘法器、14Mb嵌入式存儲(chǔ)器以及48個(gè)基于CDR(時(shí)鐘數(shù)據(jù)恢復(fù))的全雙工收發(fā)器，收發(fā)器速率達(dá)到8.5Gbps。而Altera的HardCopyRASIC(專用集成電路)器件提供從FPGA到ASIC的無縫移植，可以幫助設(shè)備廠商降低成本。ArriaRIIGX是RRU(射頻遠(yuǎn)程模塊)的理想選擇，因?yàn)锳rriaRIIGX在低功耗和低成本基礎(chǔ)上實(shí)現(xiàn)了高性能。例如，ArriaRIIGX中的2AGX260包含了26萬個(gè)邏輯單元、736個(gè)18×18DSP乘法器以及16個(gè)收發(fā)器，收發(fā)器速率達(dá)到3.75Gbps。此外，這些40nm的FPGA可以實(shí)現(xiàn)一部分采用高級(jí)編程語言編寫的算法，比如NiosRII32位嵌入式RISC(精簡(jiǎn)指令集)軟核可以在DPD(數(shù)字預(yù)失真)應(yīng)用中靈活地實(shí)現(xiàn)C程序算法。

　　RF：提高載波頻率范圍和調(diào)制帶寬

　　ADI公司射頻網(wǎng)絡(luò)通信部業(yè)務(wù)拓展經(jīng)理JustinLittlefield表示，在過去幾個(gè)季度中，各種各樣的因素影響著RF(射頻)技術(shù)的演進(jìn)。其中，主要因素包括更寬的載波頻率范圍以及更高的調(diào)制帶寬。從RF設(shè)計(jì)的角度來看，這些挑戰(zhàn)是為了在更小尺寸、更高能效的無線系統(tǒng)中可以實(shí)現(xiàn)更高數(shù)據(jù)傳輸速率而帶來的必然結(jié)果。

　　而且，在3.5G的技術(shù)演進(jìn)中，在新的頻帶上，每比特傳輸成本要非常低，射頻要支持1.4MHz到20MHz的可變信道帶寬，支持100Mbps/50Mbps的下載/上傳數(shù)據(jù)速率，并能夠在有效降低手機(jī)功耗的情況下采用開放接口網(wǎng)絡(luò)架構(gòu)。

　　LTE對(duì)發(fā)射通道提出了一些更高的要求，包括頻譜質(zhì)量和輻射狀況應(yīng)當(dāng)符合現(xiàn)有WCDMA規(guī)格的要求，在這方面，EVM(誤差向量幅度)和頻譜質(zhì)量是關(guān)鍵指標(biāo)；對(duì)高動(dòng)態(tài)范圍的多載波設(shè)計(jì)而言，可以采用16位數(shù)字模擬轉(zhuǎn)換器。為了滿足頻譜質(zhì)量和高PAROFDM(正交頻分復(fù)用)提出的要求，必須選用高線性度前置放大器和功放。與此同時(shí)，對(duì)于接收通道來講，如果選用中頻轉(zhuǎn)換架構(gòu)，那么選擇高中頻(單次轉(zhuǎn)換)或低中頻(二次轉(zhuǎn)換)架構(gòu)各有優(yōu)劣勢(shì)。

　　ADI在近期推出了14位數(shù)字模擬轉(zhuǎn)換器AD9789。它集成了QAM(數(shù)字調(diào)制器)編碼器、內(nèi)插器和數(shù)字上變頻器，可為有線基礎(chǔ)設(shè)施實(shí)現(xiàn)2.4GHz的采樣率，支持多標(biāo)準(zhǔn)的基站基礎(chǔ)設(shè)施。而另一款產(chǎn)品2.4GHzAD9739，采用了與AD9789相同的DAC(數(shù)模轉(zhuǎn)換器)內(nèi)核，具備業(yè)內(nèi)最高的可用輸入帶寬。這兩個(gè)器件在基帶模式下都具備實(shí)現(xiàn)奈奎斯特頻率的多載波能力，并通過混頻功能產(chǎn)生處于第二和第三奈奎斯特區(qū)域的RF信號(hào)。這個(gè)特性允許設(shè)計(jì)工程師去除混頻級(jí)，減少了RF元器件的數(shù)量并降低了設(shè)計(jì)的復(fù)雜性。與此同時(shí)，ADI還推出了ADRF6750調(diào)制器。它在一個(gè)8mm×8mmLFCSP(引腳架構(gòu)芯片級(jí)封裝)內(nèi)集成模擬I/Q正交調(diào)制器、小數(shù)N分頻PLL(鎖相環(huán))合成器、VCO(壓控振蕩器)和數(shù)字控制RF衰減器，節(jié)省了空間，降低了成本和設(shè)計(jì)復(fù)雜度。