如何讓未來的電腦、手機、數碼相機等電子產品乃至衛星通訊的速度更快、功能更強、功耗更小？這一切都離不開集成電路芯片的核心作用。小小芯片可以搏動整個電子行業的“大動脈”。

8月9日出版的最新一期《科學》雜志上，中國科學家的半浮柵晶體管（SFGT）研發成果引起世界關注，因為它有望讓電子芯片的性能實現突破性提升。這篇由復旦大學微電子學院張衛教授課題組發表的最新科研論文，也是我國在該學術期刊上發表的首篇微電子器件領域原創性成果。

半導體加工面臨物理極限，半浮柵晶體管提速節能，或突破瓶頸

金屬—氧化物—半導體場效應晶體管（MOSFET）是目前集成電路中最基本的器件，工藝的進步讓MOSFET的尺寸不斷縮小，其功率密度也一直在升高。低功率的隧穿場效應晶體管（TFET）被認為是該器件發展的一大未來技術走向。而我們常用的U盤等閃存芯片則采用了另一種稱為浮柵晶體管的器件，它在寫入和擦除時需要較高的操作電壓（接近20伏）和較長的時間（微秒級）。據專家介紹，隨著器件尺寸越來越接近其物理極限，基于新結構和新原理的晶體管成為當前業界急需。

張衛科研團隊的科學家們嘗試把一個TFET和浮柵器件結合起來，構成了一種全新的“半浮柵”結構的器件，稱為半浮柵晶體管，它具有結構巧、性能高的特點，為芯片低功耗的實現創造了條件。

新型器件在實驗室檢測

“硅基TFET使用了硅體內的量子隧穿效應，而傳統的浮柵晶體管的擦寫操作則是使電子隧穿過絕緣介質。”論文第一作者王鵬飛教授解釋說。“隧穿”是量子世界的常見現象，可以“魔術般”地通過固體，好像擁有穿墻術。“隧穿”勢壘越低，相當于“墻”就越薄，器件隧穿所需電壓也就越低。把TFET和浮柵相結合，TFET為浮柵充放電、完成“數據擦寫”的操作，“半浮柵”則實現“數據存放和讀出”的功能。張衛介紹說，傳統浮柵晶體管是將電子隧穿過高勢壘（禁帶寬度接近8.9eV）的二氧化硅絕緣介質，而半浮柵晶體管的隧穿發生在禁帶寬度僅1.1eV的硅材料內，隧穿勢壘大為降低。這可以讓半浮柵晶體管的數據擦寫更加容易、迅速，整個過程都可以在低電壓條件下完成，為實現芯片低功耗運行創造了條件。

作為一種新型基礎器件，半浮柵晶體管可應用于不同的集成電路。它可以取代一部分靜態隨機存儲器（SRAM），提高高速處理器性能；也可以應用于動態隨機存儲器（DRAM）領域，提高計算機內存功能。由半浮柵晶體管構成的SRAM密度相比傳統SRAM大約可提高10倍；它構成的DRAM無需電容器便可實現傳統DRAM全部功能，不但成本大幅降低，且集成度更高，讀寫速度更快。

半浮柵晶體管還可以應用于主動式圖像傳感器芯片（APS），所構成的新型圖像傳感器單元在面積上能縮小20%以上，且感光單元密度提高，使圖像傳感器芯片的分辨率和靈敏度得到提升。

與現有制造工藝兼容度高，更快產業化還需政府支持

張衛領導的團隊長期以來一直從事集成電路工藝和新型半導體器件的研發。團隊研究骨干為了共同的研究興趣和目標，從世界各地陸續加入復旦大學。該團隊近5年來已有多項研究成果發表于《科學》及本領域頂級國際期刊上，獲得中國及美國專利授權30余項。

張衛介紹說，目前DRAM、SRAM和圖像傳感器技術的核心專利基本上都是被美光、三星、英特爾、索尼等國外公司控制。“在這些領域，中國大陸具有自主知識產權且可應用的產品幾乎沒有。”據預估，半浮柵晶體管作為一種基礎電子器件，在存儲和圖像傳感等領域的潛在應用市場規模達到300億美元以上。

不同于實驗室研究的基于碳納米管、石墨烯等新材料的晶體管，半浮柵晶體管是一種基于標準硅CMOS工藝的微電子器件，兼容現有主流硅集成電路制造工藝，具有很好的產業化基礎。張衛教授表示，半浮柵晶體管并不需要對現有集成電路制造工藝進行很大的改動。不過，新型器件還需要大量工作才能逐步實現產業化。

張衛表示，我國在集成電路技術上跟國際領先水平還有不小距離，產業界主要依靠引進和吸收國外成熟的技術，而缺乏核心技術。國外集成電路廠商常會以高價將落后一到兩代的技術淘汰給中國企業。半浮柵晶體管的發明及產業化推廣，實際上是通過新型基礎器件的技術優勢來彌補我國集成電路企業在核心技術上的差距。如果將新器件技術轉化為生產力，中國集成電路企業可以在某些應用領域大幅減少對國外技術的依賴，并形成具有極強競爭力的自主核心技術。這需要政府和相關部門的大力支持。另外，實現半浮柵晶體管技術的產業化推廣，也需要加強產學研的緊密合作。

擁有核心專利并不等于擁有未來的廣闊市場。盡管半浮柵晶體管應用市場廣闊，但前提是核心專利的優化布局。 “我們的布局要做得更快一點，避免被國外的大公司很快地趕超。”張衛不無擔憂。他們未來的研究工作主要集中于器件性能的優化和進一步提升等。