在美國國防先期研究計劃局（DARPA）的部分資金支持下，美國普度大學(xué)研究出采用絕緣體上硅（SOI）互補金屬氧化物半導(dǎo)體（CMOS）工藝、基于三層共源共柵（triple Cascode）組合晶體管版圖的高效率功率放大器，適用于下一代移動電話、車用低成本防撞雷達和通信用輕量微型衛(wèi)星。

現(xiàn)有移動電話中傳輸信號用功率放大器主要采用砷化鎵（GaAs），由于不能與其他硅基CMOS信號處理器件集成，限制了移動電話集成度的進一步提升。新的放大器基于CMOS設(shè)計，可提高集成度、壽命和性能，減少制造和測試成本，并降低功耗。

普度大學(xué)在新設(shè)計的SOI CMOS放大器中，對部分硅晶體管進行了堆疊合并，減少了晶體管間通常所需的金屬互聯(lián)數(shù)量，從而減少了寄生電容和獲取更高工作頻率。

第五代移動電話（預(yù)計在2019年）需要能夠工作在更高頻率和效率的功率放大器，提供比現(xiàn)有手機更快的數(shù)據(jù)傳輸和視頻下載速度，并消耗更少的功耗，以更好地滿足新興物聯(lián)網(wǎng)需求。值得一提的是，新研制的CMOS放大器還將有力推動微型衛(wèi)星的發(fā)展，將微型衛(wèi)星的重量降為現(xiàn)有技術(shù)的百分之一。

研究人員目前正在研究新一版功率放大器，功率性能將再提升一倍。下一步的工作是將該放大器與手機其他器件實現(xiàn)單片集成。研究人員為該研究結(jié)果發(fā)表了兩篇論文，并正申請三項專利。

左圖是移動手機中功率放大器的標準版圖，右邊是普度大學(xué)的新設(shè)計

技術(shù)細節(jié)

堆疊的三級共源共柵結(jié)構(gòu)作為功率放大器的基本單元，能夠容易地獲取高增益、高功率、高效率和縮小版圖面積。研究人員用格羅方德45nm CMOS SOI工藝制造出兩個毫米波功堆疊率放大器。

第一個功率放大器工作在K波段（24-28GHz），帶有三個三級共源共柵單元，每個單元都使用標準帶有獨立版圖的晶體管。在24GHz、偏置電壓10.8V時，最大線性功率增益是13dB，飽和輸出電壓是25.3dBm，-1dB輸出功率（P1dB）是23.8dBm，峰值功率附加效率（PAE）是20%。

第二個功率放大器工作在U波段（40-60GHz），帶有兩個三級共源共柵單元，每個單元采用了組合型版圖，有效減少內(nèi)部寄生電容，帶來PAE性能的顯著提升。在46GHz、偏置電壓6V下，飽和輸出功率（PSAT）達到22.4dBm，線性增益17.4dB，峰值PAE42%，漏極效率（DE）49%。在46GHz、偏置電壓4.8V下，PSAT減小至20dBm，DE和峰值PAE分別增加至53%和45%。

來源：大國重器——聚焦世界軍用電子元器件