Cadence設計系統公司（Cadence Design Systems, Inc.）(NASDAQ：CDNS) 近日發布其新一代快速原型開發平臺Cadence Protium ，對其系統開發套件進行擴展，增強了軟件開發效率，以及在Cadence Palladium  XP II驗證計算平臺中對IEEE 1801低功耗標準的支持。這些對Cadence系統開發套件的擴展可使移動、消費、網絡和存儲領域的系統和半導體公司有效應對設計中面臨的重大挑戰，如早期的軟件調試時間和功耗的降低。

Protium在構建時采用Xilinx Virtex -7 2000T FPGA，作為Cadence第二代軟件開發FPGA原型開發平臺，與市場同類競爭解決方案相比，將原型啟動時間減少了70%，處理周期從數月縮短至數周，從而大大提高了工作效率。Protium與Palladium流程兼容，比第一代的容量增加了4倍，支持多達1億門的設計，它采用全自動流程并具有實現用戶主導性能優化的能力，能實現軟件開發和吞吐量回歸測試。Protium平臺在整個流程中還提供自動存儲編譯、支持外部大容量存儲以及RTL名稱保留，從而最大程度地減少冗長、容易出錯的手工FPGA啟動步驟，進而加速了上市速度。

“這種在Palladium仿真和Protium快速原型開發上使用同一個啟動流程的功能可使我們的設計團隊在兩個執行引擎之間無縫切換，從而縮短原型啟動時間，與傳統的基于FPGA原型開發方法相比，啟動時間從數月減少到數周，”日立集團信息與通訊系統公司全球MONOZUKURI部門執行副總經理Hideya Sato說。“此外，我們希望將Protium快速原型開發平臺的應用拓展至硬件/軟件聯合驗證領域，以便提高整體開發生產率。”

“對軟件和硬件驗證的需求持續增長，不斷推動基于FPGA的ASIC原型開發的應用，從仿真與原型開發發展到大規模生產應用，”Xilinx公司的A&D、ISM和TM&E市場副總裁ArunIyengar指出。“Cadence 通過使用Palladium 平臺驗證硬件，以及通過Protium原型驗證平臺支持軟件開發，進一步縮短客戶的產品上市時間，同時提高產品質量”

低功耗分析與驗證是系統和系統芯片（SoC）sign-off標準的關鍵部分。針對這個問題，Cadence將Palladium XP II平臺中的動態功耗分析拓展到了支持通用功耗格式（CPF）以外的領域，使驗證和調試支持IEEE1801標準。Cadence系統開發套件可為使用Incisive 形式驗證、仿真和Palladium平臺范圍內的任一功耗標準的工程師提供集成、一致的低功耗流程，采用通用功耗方案和度量標準，并集成了調試分析。

關于Cadence

Cadence公司成就全球電子設計技術創新，并在創建當今集成電路和電子產品中發揮核心作用。我們的客戶采用Cadence的軟件、硬件、IP、設計服務，設計和驗證用于消費電子、網絡和通訊設備以及計算機系統中的尖端半導體器件。公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究機構，以服務于全球電子產業。