工程師可以快速、經濟、可靠地驗證和調試DDR5設計。

泰克科技公司日前推出最新TekExpress DDR5發射機解決方案，其改善了自動化程度，工程師可以克服各種DFE所帶來的分析挑戰，采用用戶自定義采集和DDR5去嵌技術及串行數據鏈路分析(SDLA)技術，滿懷信心地、高效地驗證和調試DDR5設計。

從增強現實、人工智能到云計算和物聯網，5G正在推動著各種新興技術迅速增長，人們對容量更高、速度更快、能耗更低、尺寸更小的嵌入式和計算機存儲器的需求不斷提高，DDR SRAM也不斷響應市場需求，技術升級不斷推陳出現，這使得DDR5比以往任何時候都更重要。DDR5內存時代即將到來，頻率更高、功耗更低、速度更快，從入門級速度4800MHz到5200/5600MHz，未來兩年計算機、消費性產品市場將逐漸轉從DDR4過渡至DDR5。

快速存取數量龐大的存儲數據，意味著復雜的設計正在挑戰信號完整性極限，要求性能更高的測量技術來完成一致性測試、調試和驗證。TekExpress DDR5發射機解決方案是一種系統級自動測試應用，用戶可以迅速、經濟、可靠地驗證和調試DDR5設計，滿足JEDEC中所規定的50多種電接口和時序測量。

DFE分析

DDR4內容目前還是絕對主流，但DDR5已經完成了規范開發，當在存在符號間干擾(ISI)的情況下測試DDR5設計時，即使DDR3/4的最佳調試工具也是不夠用的。泰克DDR5系統級一致性測試軟件提供了各種自動化工具，克服了下一代DDR面臨的各種挑戰，包括：

·   Rx DFE均衡支持，在DDR5業務中進行寫入數據的眼圖測量；
·   自動測量JEDEC中規定的50多種DDR5電接口和時序參數；
·   多種新算法，一致可靠地區分讀突發和寫突發；
·   全新一致性測試應用架構，增強了自動化程度，縮短了測試時間，幫助更快地把設計推向市場。

調試和驗證

TekExpress DDR5發射機解決方案把控制能力還到了工程師手中，它擁有用戶自定義采集模式，可以量身定制示波器設置，包括采樣率、記錄長度、帶寬等，來運行DDR5 JEDEC一致性測量。

泰克獨立式DDR5 DFE應用可以整體控制DFE增益和4抽頭值，工程師可以運行內部測試計劃，執行測量關聯仿真，通過改變4抽頭值和增益值，微調仿真模型，進行假設分析。

SDLA

在對DDR5設計進行去嵌時，S參數的驗證通常是工程師擔心的主要問題。通過改善無源性校驗、端口分配和繪圖功能，串行數據鏈路分析(SDLA)技術增強了對S參數文件的驗證，改善了靈活性，提高了對去嵌流程的信心，節省了時間。其他的調試軟件工具要求用戶在完成整個流程后才能得到結果，而TekExpress DDR5發射機解決方案則不同，用戶可以提前檢測到問題，更高效地調試和優化設計。

泰克TekExpress DDR5發射機解決方案現已在全球范圍內上市，https://www.tek.com.cn/memory-technologies。7月24日（周五）泰克線上直播課程【DDR5規范解析及測試難點剖析】將為工程師帶來最新規范解析、測試難點剖析及泰克DDR5自動化測試方案，掃碼進行報名。