泰克公司日前宣布，將與ANSYS公司攜手，舉辦高速串行設計從軟件仿真到硬件測試的聯合研討會，幫助高速數字系統研發工作者應對日益嚴格的設計挑戰，提升產品性能的同時加速開發周期。此次研討會將分別在臺北（3月8日）、北京（3月10日）、上海（3月15日）和深圳（3月17日）四地舉辦。

　　現代高速設計的標準流程中，需要通過精確模型和軟件仿真來指導設計，以降低錯誤發生。同時，在原型初步建立后還必須不斷通過硬件測量加以驗證。在模擬測試中盡可能的接近真實的使用環境，是每個SI及研發工程師所希望的。隨著PCB板、背板上數據傳輸速率的提高，對PCB走線的要求越來越高。如何保證在信號傳輸路徑上阻抗的連續性，從而避免信號產生大的反射變得至關重要。

　　ANSYS的高速信號仿真軟件與泰克測試儀器結合形成的設計平臺，可以實現“設計—>仿真—>原型樣機測試—>再設計仿真”的完整閉環，給測試與仿真的相互驗證帶來了極大的方便。泰克TDR和S參數測試可幫助直觀觀測信號走線質量，IConnect軟件將整個信號互連進行建模和參數提取，作為對設計階段電路建模的參考，并進行優化。研討會上，來自泰克和ANSYS公司的測試測量專家將就這些實用議題作詳細介紹，并搭建實測環境進行現場演示。

　　此外，為挑戰閉合的眼圖，泰克公司還將介紹其BERTScope 在高速背板和連接線測試方面的用武之地。BERTScope包括了碼型產生、預加重模塊、誤碼率測試、時鐘恢復以及示波器的功能，為高數背板及連接線設計與實測提供了極佳的測試方案。