數(shù)字革命通過改造人們與周圍世界的關(guān)系已經(jīng)改變了我們通信、工作和旅行的方式。數(shù)字化電子設(shè)備通過支持由各種便攜式、可訪問的交互式通信媒體構(gòu)成的巨大網(wǎng)絡(luò)已經(jīng)改造了我們的世界。然而，數(shù)字技術(shù)大有前途的優(yōu)勢只有當(dāng)它和模擬技術(shù)的能力一樣好時才能體現(xiàn)出來，以便忠實(shí)地將由“1”和“0”表示的數(shù)字語言還原為原始的模擬信號。

數(shù)字革命的進(jìn)步一直遵循摩爾定律——芯片中的晶體管數(shù)目每18個月翻一番。而模擬技術(shù)遵循的則是墨菲定律來表述——如果可能出現(xiàn)任何錯誤的話，那么，一定是定律本身的錯誤。模擬技術(shù)以更為有規(guī)律的步調(diào)發(fā)展，支配其發(fā)展的不是工藝的增強(qiáng)，而是在電路和物理晶體管建模中的創(chuàng)新。這些技術(shù)創(chuàng)新從多個維度逐步提高性能、降低功耗和提高集成度。

集成趨勢和靈巧劃分案例

集成趨勢是隨著產(chǎn)量和系統(tǒng)成熟程度而變化的；在許多情況下，系統(tǒng)的認(rèn)可和單位產(chǎn)量絕不能證明經(jīng)過多輪改進(jìn)的開發(fā)是正確的。在其它一些諸如基站、儀器儀表和軍事的應(yīng)用中，嚴(yán)格的性能要求導(dǎo)致必須采用分立方案實(shí)現(xiàn)。在有些情況下，例如用戶普遍認(rèn)可的蜂窩和Wi-Fi網(wǎng)絡(luò)，競爭壓力迫使不斷降低成本。由于技術(shù)的部署成本越來越昂貴(例如掩模工藝、測試工具和工程成本)，從而需要回報來支撐相關(guān)研發(fā)投資的增加。同時，競爭壓力迫使公司在標(biāo)準(zhǔn)生命周期的早期大量投資。如果市場已經(jīng)起飛，而一個公司的芯片組還沒有準(zhǔn)備好，那么其結(jié)果可能是非常可怕的。

事實(shí)上，為了確保當(dāng)市場起飛時一切都準(zhǔn)備好，企業(yè)不得不做前期投資，而且這種投資金額越來越高；與此同時，客戶要求他們的供應(yīng)商提供越來越高的性能。如何從當(dāng)今復(fù)雜的通信系統(tǒng)所要求的研發(fā)投入中獲得可接受的回報成為一個非常棘手的問題。根據(jù)SoC的復(fù)雜程度——90nm線寬制造工藝所需的開發(fā)成本可以很容易就達(dá)到1千萬到2千萬美元，有時甚至更高。一個新設(shè)計的成功與否取決于對其IP頗有價值的市場的認(rèn)知，以及后續(xù)各階段為滿足用戶需求的合作伙伴的選取。能夠全面解決各方面系統(tǒng)開發(fā)問題的公司越來越少。然而，重點(diǎn)放在性能成本、上市時間和資金回報卻是最根本的要求。

對于新興的通信應(yīng)用(例如WiMAX)，第一代系統(tǒng)通常已經(jīng)采用多芯片IC進(jìn)行開發(fā)。媒體訪問控制器(MAC)和調(diào)制解調(diào)器部分可采用FPGA和現(xiàn)成的DSP；射頻(RF)部分通常采用分立元件，例如LNA、混頻器和頻率合成器，使用ADC和DAC橋接模數(shù)之間的鴻溝。隨著產(chǎn)量增加，數(shù)字邏輯各部分經(jīng)常被集成到一塊特定的ASIC上，在某些情況下，為了與高集成度的RF解決方案一起使用，ADC/DAC也被集成到數(shù)字ASIC上。對于尺寸受限制的其它應(yīng)用，例如手機(jī)和USB軟件狗，模擬和數(shù)字功能模塊需要被集成在一起，或者在一個系統(tǒng)中采用多芯片模塊封裝，或者采用單芯片。有許多不同的方法可以用來減小芯片面積和降低成本，而現(xiàn)在的發(fā)展趨勢是隨著產(chǎn)量的上升、芯片面積和成本下降。在某些情形下，成本為王，甚至可以犧牲RF性能(例如，一些WLAN消費(fèi)應(yīng)用)，盡管用戶可能沒有認(rèn)識到這一點(diǎn)。而在另一些情形下，芯片面積是關(guān)鍵，所以功能的集成度是驅(qū)動力。

成功的秘訣不止一條。各個企業(yè)憑借許多不同的集成方法和降低成本策略已經(jīng)取得了成功。顯然，開發(fā)方案的選擇必須使電子材料成本(eBOM)、封裝尺寸和上市時間最小。系統(tǒng)劃分的靈巧設(shè)計對取得成功起到重要作用。

圖1：混合電路中模擬和數(shù)字的傳統(tǒng)劃分方法。

傳統(tǒng)劃分方法：上市時間風(fēng)險

將混合信號電路集成到一顆數(shù)字ASIC上會帶來許多實(shí)現(xiàn)難題，并且產(chǎn)生上市時間問題，更重要的是給產(chǎn)品帶來了收益時間風(fēng)險。即使混合信號內(nèi)核已經(jīng)單獨(dú)得到驗證，其性能卻取決于集成環(huán)境。其中電源布線、寄生電容和工藝變化——這些對于純數(shù)字芯片并不重要的問題——現(xiàn)在都變得格外重要。

從經(jīng)過FPGA驗證的純數(shù)字設(shè)計到流片生產(chǎn)需要2~6個月的時間，主要取決于復(fù)雜度、設(shè)計流程和自動化工具。另一方面，完成混和信號設(shè)計到首次流片所需要的時間是數(shù)字設(shè)計的三倍——假設(shè)模擬內(nèi)核是現(xiàn)成的且所選擇的制造工藝適當(dāng)且經(jīng)過驗證。由于信號幅度處于微伏范圍的模擬電路對數(shù)百萬個晶體管開關(guān)所產(chǎn)生的噪聲特別敏感，所以需要特別關(guān)注并進(jìn)行多次設(shè)計和布線檢查，從而增加了流片生產(chǎn)周期和提供樣片的時間。

問題并非無法克服。有多種方法可以用來減輕電路中的相互干擾，但這些方法都需要精心設(shè)計定制的掩模版圖，它需要工程時間和資源。當(dāng)然需要開發(fā)一套完整的可能超出工程團(tuán)隊能力范圍的新的核心能力。

評估板的設(shè)計和布線也對器件的混合信號部分的性能有著重要影響。在參考設(shè)計板上的模擬I/O對外部噪聲很敏感，所以設(shè)計的混合部分的電源布線需要高度隔離。除去模擬I/O會使噪聲耦合問題減到最小，此外，可以解決來自不同廠家提供的模擬內(nèi)核(例如，RF芯片和混合信號轉(zhuǎn)換器內(nèi)核)的接口問題。例如，一些現(xiàn)有的ADC內(nèi)核推薦采用一個分立5V運(yùn)放驅(qū)動緩沖器，以達(dá)到產(chǎn)品使用說明中規(guī)定的性能。對于采用更小線寬(例如130nm或90nm)工藝制造的調(diào)制解調(diào)器，當(dāng)使用不同廠商的RF芯片時，必須減少信號擺幅和共模電平并加以匹配。這些附加的考慮還需要寶貴的工程資源。

為了爭奪市場份額，在市場上屈居第二通常意味著必須大幅度削減產(chǎn)品價格。如果選擇純數(shù)字或FPGA設(shè)計流程則可以把產(chǎn)品大規(guī)模生產(chǎn)的時間縮短6~12個月。

獲得功能正常的硅片僅僅是第一步——把混合信號IC投入生產(chǎn)卻面臨其自身的挑戰(zhàn)。混合信號電路對一些工藝變化很敏感，例如門限、泄漏、材料電阻和其它工藝參數(shù)。通常，隨著混合信號的性能降低，系統(tǒng)性能也將隨之降低。

對于大規(guī)模生產(chǎn)的產(chǎn)品市場，具備多個制造基地的生產(chǎn)能力是確保及時供貨和最優(yōu)化成本的根本保證。相對于數(shù)字設(shè)計對制造廠的選擇時無所謂而言，而將混合信號電路的生產(chǎn)轉(zhuǎn)移到不同的制造廠則是很花費(fèi)時間的，而且可能需要大面積的重新設(shè)計和優(yōu)化技能。將資源與不同制造商的制造流程整合在一起通常是很困難的，盡管這些資源在其它地方卻都用得很好。

傳統(tǒng)劃分存在的另一個重要問題是它需要一個成對匹配方法。換言之，因為ADC和DAC與RF部分是分離的，所以迫使兩顆芯片和多個功能電路之間共同參與同一實(shí)時環(huán)路，例如自動增益控制和發(fā)射功率控制環(huán)路。為了最優(yōu)化由分立器件構(gòu)成的參考設(shè)計，要預(yù)先做一些重要工作。

以上這些模擬信號和混合信號設(shè)計所面臨的挑戰(zhàn)使系統(tǒng)級設(shè)計團(tuán)隊減少了對其核心競爭力的關(guān)注，并且可能推遲新產(chǎn)品投放市場的時間。

靈巧劃分

隨著RF CMOS工藝的成熟以及模擬和RF建模能力的進(jìn)步，現(xiàn)在就有可能將數(shù)據(jù)轉(zhuǎn)換器和其它混合信號模塊集成到RF IC之中。下面將介紹為何在一些通信系統(tǒng)中用數(shù)字接口替代傳統(tǒng)模擬基帶接口，從而提供一種“靈巧”的系統(tǒng)劃分方法。

這里推薦的劃分方法包括對諸如RF系統(tǒng)級芯片之類的功能單元的適當(dāng)劃分，從而提供一套完整的從RF到數(shù)字轉(zhuǎn)換的解決方案，其中包括控制環(huán)路所需要的全部功能，如自動增益控制、發(fā)射功率控制和RF校準(zhǔn)環(huán)路。在射頻前端引入控制環(huán)路不但便于使用而且更易于與不同數(shù)字基帶物理層(PHY)調(diào)制解調(diào)器的混合和匹配。ADI/Q數(shù)字I/Q接口是為RF前端和數(shù)字基帶之間的接口而提供的。該接口包含雙向控制線和數(shù)據(jù)線，并支持互操作性且易于使用。實(shí)時軟件控制的減少導(dǎo)致系統(tǒng)的設(shè)計更為簡單。全部模擬信號和RF專用控制部分都被劃分到RF前端。

通過降低單元成本來進(jìn)一步降低開發(fā)成本

以高需求和大規(guī)模生產(chǎn)為特征的市場細(xì)分吸引著越來越多的公司進(jìn)入市場。為了成功地確保領(lǐng)先地位和日益增加的市場份額，方案提供商需要重視芯片組的整個制造成本。靈巧分劃分可以有效地降低芯片成本。

對于通信系統(tǒng)，例如WiMAX和寬帶無線接入，至關(guān)重要的是消費(fèi)價格點(diǎn)必須低于100美元。例如，用于ADSL和802.11g Wi-Fi的客戶端設(shè)備(CPE)(20~30美元)隨著價格下降產(chǎn)量急劇增加。新興的市場如WiMAX也會經(jīng)歷類似的價格壓力。預(yù)期到2007年中期，CPE終端用戶的價格會降低到100美元以下。為了實(shí)現(xiàn)這項目標(biāo)，芯片組的定價需要降低到20~25美元范圍之內(nèi)。這可能比目前的成本低許多，因此需要重大的改進(jìn)才能確保在該市場價格條件下能產(chǎn)生可接受的利潤。

從模擬RF到數(shù)字RF IC可以幫助我們實(shí)現(xiàn)這一轉(zhuǎn)變。

圖2：混合信號ASIC的設(shè)計周期時間

對于現(xiàn)有工藝，混合信號ASIC設(shè)計成本比純數(shù)字ASIC高，增加成本的原因有以下五個主要方面：

1. 對于一種特定的工藝，混合信號器件的制造工藝的成本本來就很高。混合信號工藝的特點(diǎn)是需要額外的處理步驟，例如更厚的氧化層、低門限器件和額外的注入。通常，混合信號的晶圓成本要比純數(shù)字晶圓的成本要高20%。

2. 制造工廠需要投入大量資金以降低缺陷密度，從而獲得接近97%~98%的高良率，這些都取決于裸片面積。另一方面，模擬電路IC的良率與設(shè)計本身有關(guān)。為了在對功耗指標(biāo)做出折衷的條件下實(shí)現(xiàn)規(guī)定的性能，與數(shù)字設(shè)計相比，模擬電路的設(shè)計要在工藝變化范圍窄的情況下達(dá)到技術(shù)指標(biāo)的要求，這就導(dǎo)致其良率受參數(shù)限制，從而增加了混合信號設(shè)計成本。這方面將使混合信號設(shè)計成本增加了10%以上。

3. 從數(shù)字調(diào)制解調(diào)器中去除模擬功能單元可以簡化生產(chǎn)測試的開發(fā)，并且對節(jié)省生產(chǎn)測試時間有所幫助。采用數(shù)字通用測試儀替代昂貴的混合信號測試儀可以把測試成本降低15%~20%。

4. 測試覆蓋率工具允許數(shù)字設(shè)計工程師建立故障覆蓋率掃描鏈，從而簡化生產(chǎn)測試。然而，混合信號測試需要在幾微伏范圍內(nèi)測量各種模擬技術(shù)指標(biāo)。混合信號設(shè)計需要的測試時間至少是純數(shù)字電路設(shè)計的五倍。在測試儀上并行處理可以縮短測試時間。假設(shè)采用一種積極的測試程序方法——混合信號器件的測試成本將會提高兩到三倍。

5. 集成的數(shù)據(jù)轉(zhuǎn)換器內(nèi)核通常是由具有相關(guān)版權(quán)和/或一次性工程費(fèi)用(NRE)的第三方和/或內(nèi)部機(jī)構(gòu)開發(fā)的知識產(chǎn)權(quán)。與純數(shù)字ASIC解決方案的設(shè)計工具套件相比，混合信號設(shè)計所采用的設(shè)計和支持工具也是一筆附加投資。設(shè)計新的混合信號ASIC所需要的一套開發(fā)工具比純數(shù)字ASIC所用工具要多50萬美元以上。

圖3：混合電路模擬和數(shù)字的靈巧劃分方法

此外，模擬電路不會像數(shù)字電路那樣隨著工藝線寬的縮小而成比例縮小。圖4所示，混合信號IC的成本會隨著特征尺寸的減小而增加。圖中將成本曲線相對180nm純數(shù)字ASIC的成本做了歸一化處理。歷史上，數(shù)字ASIC工藝特征尺寸每次從一代演進(jìn)到下一代，其成本都會隨之降低三分之一。與此相反，混合信號IC的成本隨著混合信號裸片面積的減小反而增加。這是因為存在這樣一個事實(shí)，即受噪聲限制的模擬電路的成本不隨光刻工藝線寬的減小而降低，而數(shù)字電路的成本會隨著工藝線寬減小呈平方關(guān)系降低。

圖4：靈巧劃分所帶來的的成本效益

新工藝設(shè)備投資和制造工藝復(fù)雜度的增加導(dǎo)致每平方毫米的裸片成本出現(xiàn)一代比一代凈增長的趨勢。而數(shù)字電路的工藝尺寸成比例降低使每只晶體管的成本進(jìn)一步降低。因為模擬電路的成本并不隨著工藝尺寸減小而成比例地減小，所以混合信號產(chǎn)品總體成本開始時保持平穩(wěn)，后來卻隨著工藝尺寸的減小而增大。

在大規(guī)模產(chǎn)品市場中，企業(yè)必須滿足市場定價要求的同時保持價格競爭力，從而為投資者提供合理回報。如果一家公司的成本是一流競爭對手的兩倍時，就必須迅速采取新的手段或新的策略。盡管與混合信號設(shè)計相關(guān)的所有挑戰(zhàn)仍將繼續(xù)存在，但靈巧電路劃分的眾多好處中也包括利用并不總是適合于模擬/RF電路的摩爾定律的所有優(yōu)點(diǎn)來顯著地降低系統(tǒng)成本。

除了每個器件成本的增加，沒有選擇最優(yōu)工藝和較長的投放市場時間的機(jī)會成本都注定會影響項目的投資回報。準(zhǔn)備就緒的模擬和混合信號內(nèi)核的可用性要比數(shù)字工藝晚大約兩年，或者差不多有一代的差距，而用于批量生產(chǎn)的內(nèi)核要達(dá)到可用性大約需要四年時間，而靈巧劃分方法可以使系統(tǒng)供應(yīng)商根據(jù)其需要選擇最優(yōu)化工藝，而不受經(jīng)過認(rèn)證的模擬內(nèi)核的可用性約束。機(jī)會成本與非最優(yōu)化工藝的選擇關(guān)系很大。例如，在寬帶無線領(lǐng)域，制造商已經(jīng)發(fā)布了90nm的內(nèi)核設(shè)計。90nm數(shù)字SoC設(shè)計和130nm的產(chǎn)品之間的成本差距竟高達(dá)200%以上！而對于65nm的內(nèi)核設(shè)計，成本差距可能高達(dá)多倍。

這里推薦的劃分方法提供了一種將節(jié)省下來的時間和資源重點(diǎn)用到開發(fā)下一代產(chǎn)品的機(jī)會——從而可能研發(fā)出比競爭對手超前一代的產(chǎn)品投放市場，因為他們把有價值的資源耗費(fèi)在解決混合信號ASIC設(shè)計的固有難題上。

向數(shù)字射頻基帶接口轉(zhuǎn)移帶來的性能優(yōu)勢

靈巧劃分憑借在開發(fā)、支持和單位成本方面的成本優(yōu)勢能夠提供高性能的系統(tǒng)解決方案。

對于具有高峰均比的OFDM系統(tǒng)來說，在RF器件上實(shí)現(xiàn)的高線性度以及在數(shù)字基帶(DBB)上的先進(jìn)同步和信道估計算法絕不能因受ADC和DAC的動態(tài)范圍的限制而作出折衷。在存在噪聲、信道衰落和干擾條件下，為了實(shí)現(xiàn)更好的性能，必須仔細(xì)考慮對裕量的管理。

隨著對AGC環(huán)路的集成，ADC的動態(tài)范圍能夠與RF前端的能力相匹配，從而使像64QAM這樣高的數(shù)據(jù)速率成為可能。因為DBB與RF芯片之間存在復(fù)雜的相互影響，所以許多供應(yīng)商都在努力推出它們的參考設(shè)計。另外，他們利用像符號到符號AGC這樣的先進(jìn)技術(shù)來改進(jìn)移動環(huán)境中常見的系統(tǒng)的信道衰落性能。與分立式AGC環(huán)路(例如，用兩顆獨(dú)立芯片實(shí)現(xiàn)AGC算法)不同，這里推薦的靈巧劃分能夠?qū)崿F(xiàn)快速的AGC收斂，從而使DBB可以將更多時間用于信道估計和同步，從而把系統(tǒng)的性能改善許多個分貝，相當(dāng)于進(jìn)一步提高了系統(tǒng)的動態(tài)范圍和傳輸速率。

為了消除來自相鄰或相鄰信道的信號干擾，需要采取濾波措施。為了解決這個問題，必須在濾波器的線性度和復(fù)雜度之間做出謹(jǐn)慎的折衷。對于低成本零中頻(ZIF)體系結(jié)構(gòu)，使用數(shù)字濾波器可以實(shí)現(xiàn)最終的信道選擇性。濾波電路如同增益電路，必須分布在RF和后續(xù)數(shù)字濾波器之間。靈巧劃分能夠最優(yōu)化模擬濾波和數(shù)字濾波之間的濾波要求，從而充分利用ADC的動態(tài)范圍。

功耗也是移動系統(tǒng)的一項重要參數(shù)。數(shù)字芯片的功耗直接與電源電壓的平方和柵極電容成正比。因此，對于從130nm向90nm的工藝的轉(zhuǎn)移可以節(jié)省8倍的功率。而對于利用靈巧劃分方法的DBB，在130nm工藝上功耗為1W~1.5W；當(dāng)升級到90nm工藝時，其功耗大幅度減低到200mW。

本文小結(jié)

數(shù)字革命已經(jīng)實(shí)現(xiàn)了利用精細(xì)線寬工藝集成百萬門級電路的解決方案。這些SoC解決方案開發(fā)成本昂貴，并且投資回報壓力巨大。為了取得成功，人們必須選擇合適的市場，重點(diǎn)放在提高核心競爭力以低成本并及時地提供差異化的產(chǎn)品。為了把風(fēng)險降到最小而相互合作并按照統(tǒng)一的計劃表工作是極具吸引力的選擇。

“從RF到數(shù)字”的射頻系統(tǒng)的靈巧劃分提供了取得成功的四項關(guān)鍵因素——高性能解決方案，把重點(diǎn)放在提高核心競爭力上，把功耗降到最小及最快的投放市場時間。

合適的模擬和數(shù)字功能劃分解決了許多與在數(shù)字ASIC上集成模擬電路相關(guān)的問題，從而進(jìn)一步加快了產(chǎn)品的投放市場時間并且延長了其在市場中的生存時間。它能夠最優(yōu)化系統(tǒng)以實(shí)現(xiàn)高性能。

對于擁有數(shù)字調(diào)制解調(diào)器和媒體訪問控制器專門經(jīng)驗的數(shù)字基帶芯片供應(yīng)商來說，靈巧劃分可以使他們把關(guān)鍵資源集中于能夠進(jìn)一步提高產(chǎn)品價值的任務(wù)和項目上。

對于大規(guī)模生產(chǎn)應(yīng)用，工藝的選擇是至關(guān)重要的。快速轉(zhuǎn)向較新工藝的能力可以產(chǎn)生新的成本和性能點(diǎn)，從而帶來競爭優(yōu)勢。靈巧劃分方法正在被ADI公司多種標(biāo)準(zhǔn)產(chǎn)品制造部門所采納，如移動手機(jī)的Digi-RF事業(yè)部，針對WLAN和WiMAX應(yīng)用的JC-61事業(yè)部及各種專用系統(tǒng)中的應(yīng)用。ADI公司提供的ADI/Q接口允許輕松地實(shí)現(xiàn)這種成本——性能優(yōu)化策略。

作者：Noman Rangwala，Tom Gratzek  ADI公司