作者：LauroRizzatti

VSORA是一家法國(guó)巴黎的DSP設(shè)計(jì)工具公司，推出了一種高效5G寬帶新型設(shè)計(jì)架構(gòu)，迅速?gòu)?G和AI的芯片開發(fā)中脫穎而出。近日，創(chuàng)始人兼首席執(zhí)行官KhaledMaalej和我談到了VSORA的多核數(shù)字信號(hào)處理(DSP)知識(shí)產(chǎn)權(quán)(IP)以及5G和AI應(yīng)用程序的開發(fā)流程。

Maalej和vsora的創(chuàng)始人都來自巴黎的Dibcom(2013年被Parrot收購(gòu))，該公司為全球領(lǐng)先的低功耗移動(dòng)電視和無線電接收芯片設(shè)計(jì)公司。在DiBcom期間，他們注意到高帶寬基帶系統(tǒng)的技術(shù)并沒有得到充分發(fā)展和提升。他們認(rèn)為，由于非常不合理的開發(fā)流程上的缺陷，往往造成算法工程師和DSP開發(fā)人員之間形成一個(gè)耗時(shí)的反復(fù)推翻的因境，大大地拖延了研發(fā)周期。

Maalej解釋說算法工程師在MATLAB環(huán)境中設(shè)計(jì)一種算法。一旦他們相信他們的建模將提供了令人滿意的結(jié)果，他們就會(huì)固化算法，并將其交給DSP開發(fā)人員來實(shí)現(xiàn)。DSP小組將花費(fèi)幾個(gè)月的時(shí)間對(duì)算法進(jìn)行徹底的RTL設(shè)計(jì)驗(yàn)證。

“在這個(gè)階段，就可能碰到麻煩”Maalej說。首先根據(jù)目標(biāo)規(guī)格對(duì)DSP設(shè)計(jì)的總體性能即速度、面積和功耗進(jìn)行測(cè)試，然后DSP開發(fā)人員將其交給寬帶系統(tǒng)工程師和嵌入式軟件開發(fā)人員，以便在寬帶系統(tǒng)設(shè)計(jì)中進(jìn)行部署。當(dāng)總體性能不符合規(guī)范時(shí)，研發(fā)流程則退回到算法工程師，由算法工程師必須對(duì)算法進(jìn)行再次修正，重新與DSP硬件開發(fā)人員之間進(jìn)行設(shè)計(jì)迭代。

其結(jié)果往往是推遲了寬帶設(shè)計(jì)的發(fā)布，增加了無法實(shí)現(xiàn)最優(yōu)化設(shè)計(jì)的風(fēng)險(xiǎn)。

Maalej指出：“DSP已經(jīng)存在了幾十年，而這些缺陷還沒有在設(shè)計(jì)流程中得到有效解決。”目前的DSP技術(shù)沒有提供足夠的處理能力去滿足現(xiàn)今高帶寬系統(tǒng)的需求，例如5G無線應(yīng)用程序。設(shè)計(jì)者不得不在可編程DSP周圍添加DSP協(xié)處理器，通過增加硬件方式系統(tǒng)去實(shí)現(xiàn)算法。如果設(shè)計(jì)人員沒有在產(chǎn)品規(guī)化時(shí)為應(yīng)用程序提供足夠的電力，或者功耗超過預(yù)計(jì)的設(shè)計(jì)值 ，則必須對(duì)其進(jìn)行修改以滿足要求，通過迭代以增加處理能力和降低功耗。

VSORA通過基于多核信號(hào)處理器(MSP)的方法，改變DSP硬件設(shè)計(jì)方案來提供高效的處理能力并降低功耗，增加其可編程的靈活性。

Maalej確信“為了應(yīng)對(duì)大數(shù)據(jù)的復(fù)雜算法，比如應(yīng)對(duì)5G寬帶的設(shè)計(jì)要求，功耗的增加是肯定的” 。VSORA的MSP集成了一個(gè)信號(hào)管理器來處理硬件中的三維信號(hào)矩陣，使用高帶寬存儲(chǔ)器，以確保嵌入式算術(shù)邏輯單元(ALU)得到充分利用。此外，在單個(gè)時(shí)鐘周期中可執(zhí)行的大量指令加上對(duì)每個(gè)周期多條指令的支持，以此增加了MSP的處理能力和效率。

這個(gè)開發(fā)流程無需生成底層運(yùn)算代碼，方法是將源代碼保持在由算法工程師創(chuàng)建的類似matlab語(yǔ)言的格式中。VSORA MSP開發(fā)流程自動(dòng)將源代碼編譯為在MSP上運(yùn)行的二進(jìn)制格式。因此研發(fā)者可以輕松地評(píng)估算法的速度、面積和功耗。

因此，從算法工程師即可開始控制開發(fā)流程，充分展示最終產(chǎn)品的規(guī)格。系統(tǒng)成本優(yōu)化取決于所選擇的算法，在項(xiàng)目開始時(shí)即可進(jìn)行評(píng)估。算法工程師可以分析不同算法帶來的成本，并根據(jù)需要重新調(diào)整或修改算法，從而簡(jiǎn)化復(fù)雜系統(tǒng)的研發(fā)流程。

新的MSP開發(fā)流程可以將信號(hào)處理代碼和系統(tǒng)嵌入式軟件代碼混合到相同的文件中，供寬帶系統(tǒng)工程師和算法工程師交互討論，系統(tǒng)工程從算法設(shè)計(jì)開始即可介入項(xiàng)目，以此減少失誤和開發(fā)節(jié)點(diǎn)之間反復(fù)。

Maalej說：它類似于軟件開發(fā)流程。通過從開發(fā)流程中排除DSP硬件實(shí)現(xiàn)，并讓算法工程師完全控制流程，該流程與軟件流程相當(dāng)相似，使其更快、更高效、更便宜。

“復(fù)雜的系統(tǒng)不能被集成到單一的核”他補(bǔ)充說。MSP允許算法工程師選擇每個(gè)任務(wù)的內(nèi)核數(shù)和每個(gè)處理器的大小，決定每個(gè)核心的ALU數(shù)以及計(jì)算精度。

VSORA的DSP開發(fā)流程類似于軟件工程師使用的開發(fā)流程。

在問及將5G和AI應(yīng)用程序集成到MSP的復(fù)雜系統(tǒng)有多困難時(shí)，Maalej說：“一般來說，算法工程師不熟悉技術(shù)最終應(yīng)用場(chǎng)景。這就是我們簡(jiǎn)化了開發(fā)流程并將系統(tǒng)工程從開始即介入的原因，允許他們以一種簡(jiǎn)單的方式執(zhí)行實(shí)現(xiàn)。他們不需要改變他們的系統(tǒng)模擬去嘗試不同的硬件配置，或者改變內(nèi)核的數(shù)量，例如，從三個(gè)到四個(gè)核。在VSORA設(shè)計(jì)流程中只需要用兩行簡(jiǎn)單代碼中的一行即可進(jìn)行硬件分配。“

新興的5G無線網(wǎng)絡(luò)具有大數(shù)據(jù)高速率、低延遲、低功耗、低成本、提高系統(tǒng)容量和大規(guī)模設(shè)備連接的特點(diǎn)。因此，一個(gè)更高效的流程來支持DSP開發(fā)，以確保5G的成功是非常重要的。