圖14 是LM3242 的典型原理圖，為了清楚闡述功率器件設(shè)計(jì)過(guò)程，下面將分為兩大部分進(jìn)行說(shuō)明。

輸入、輸出電容設(shè)計(jì)考慮：

從圖14 中可以看到輸入電容為1nF 和10uF 組合，這樣做的原因是可以濾除不同頻率的噪音，輸入端噪音可以來(lái)自兩個(gè)部分：第一，來(lái)自于輸入端電源總線上的噪音，比如總線還給其他負(fù)載供電，而這些負(fù)載的電源也是來(lái)自于DC-DC 變換器，因此在電源總線就會(huì)疊加非常豐富的噪音；第二，來(lái)自于LM3242的自身開關(guān)噪音，它的開關(guān)噪音同樣會(huì)疊加在輸入端，因此可能會(huì)干擾總線上的其它負(fù)載芯片，所以實(shí)際設(shè)計(jì)時(shí)，入口還會(huì)需要更多不同容值的電容才可以滿足濾除不同噪音頻率的要求，比如10pF 或者100pF的電容也會(huì)用到，不同容值的電容所針對(duì)的最佳濾除頻率也是不一樣的，對(duì)于大容量的電容來(lái)說(shuō)它可以濾除的頻率范圍相對(duì)來(lái)說(shuō)窄一些，因?yàn)樗墓拯c(diǎn)頻率比較低，在拐點(diǎn)頻率之內(nèi)，電容的阻抗是呈下降趨勢(shì)，也就是表現(xiàn)的是容性特質(zhì)，但是拐點(diǎn)頻率之上，阻抗是呈上升特性，則表現(xiàn)的是電感特性，因此不再具有濾波作用，這也就是需要搭配不同容值電容的原因所在，因?yàn)樵胍纛l率非常豐富，一種容值的電容是不可能把寬頻帶的噪音全部濾除掉，另外還要注意同等容值、同等耐壓的小尺寸的電容表現(xiàn)出來(lái)的容性帶寬更寬一些，這主要是小尺寸的電容它的內(nèi)部寄生電感量更小一些、同時(shí)它的有效容量更低一些，因此表現(xiàn)出來(lái)的特性就是濾除噪音的帶寬更寬一些，從圖中可以看出小容量但是尺寸更小的01005 封裝的電容，它可以濾除的噪音頻帶更寬。

圖15、電容阻抗和頻率關(guān)系圖

輸出電感設(shè)計(jì)考慮：

功率電感的計(jì)算，一般可以參照下面公式進(jìn)行計(jì)算

Vo………………………..輸出電壓
D………………………….Vo/Vin
Fsw………………………開關(guān)頻率，比如LM3242，開關(guān)頻率是6MHz
ΔIo……………………….電感內(nèi)部的紋波電流，可以取（0.2~0.5）Io

設(shè)計(jì)范例：

Vin=4.2V，Vo=3.4V，Io=0.75A，ΔIo=0.3*Io，F(xiàn)sw=6MHz，D=3.4/4.2=0.81

則：

從公式中可以看出來(lái)，紋波電流越小則電感量就會(huì)越大，越小的紋波電流則在輸出電容上產(chǎn)生的紋波電壓就會(huì)越小（紋波電壓=輸出電容的ESR*紋波電流），但是電感的尺寸會(huì)變大，不利于小尺寸設(shè)計(jì)，因此在實(shí)際設(shè)計(jì)時(shí)，需要平衡電感量、紋波電流、電感尺寸之間的關(guān)系。在選擇電感時(shí)，除了要滿足電感量參數(shù)外，還要考慮電感的可以承受的最大電流，即IRMS 電流值，同時(shí)還要考慮電感的飽和電流值，即ISAT，如果流過(guò)電感的總電流ITOTAL=IDC+IRIPPLE 超過(guò)了ISAT，那就會(huì)使得電感飽和而失去了電感特性，即由電感變成了導(dǎo)線，從而造成變換器失效而損壞，通常來(lái)說(shuō)，工程上快速評(píng)估可以采取1.5 倍的Io 做為一個(gè)合適的選取標(biāo)準(zhǔn)，比如輸出負(fù)載電流為1A，那么選擇電感的有效電流IRMS 為1.5A 為宜；還要注意的是，盡量選取帶有屏蔽功能的電感，這樣可以減少DC-DC 變換器工作時(shí)對(duì)外部環(huán)境造成的干擾。

10、SuPA 的PCB 設(shè)計(jì)和PCB 板疊層設(shè)計(jì)

1. 功率器件的位置（輸入、輸出電容和電感）

如下圖所示，

圖16、LM3242布局示意圖

從圖中可以看出入口電容C1和C2是放置在芯片PVIN管腳最近的位置，輸出電容是放在距離電感輸出端最近的位置，這樣做的原因是保持輸入端功率回路包含面積（芯片，C1和C2、地線組成的環(huán)路）以及輸出端功率回路面積（輸出電感、C3、C4、地線）最小，這樣可以有效減小開關(guān)電源噪音對(duì)外部環(huán)境的干擾，這是在射頻電路設(shè)計(jì)中需要仔細(xì)考慮的要點(diǎn)。

2. 功率器件與芯片間的連線和PCB板疊層定義

PCB 板疊層設(shè)計(jì)舉例：

表層：用于連接流過(guò)大電流的連線，比如輸入、輸出電容、電感的電源線。
第二層：連接信號(hào)用的連線可以放置在此層，注意的是FB 管腳是被復(fù)用的（做為ACB 使用）會(huì)承載比較大的電流，因此需要使用10mil 以上的線寬連接。
第三層：連接SW 的連線可以放置此層，SW 是用來(lái)承載大于1A 以上的峰值電流，因此線寬需要大于15mil，在某些應(yīng)用時(shí)甚至需要分配兩層同時(shí)放置SW 銅線（兩層疊加），用于減小寄生電感，盡可能降低在此銅線上的dv/dt，即SW 上的開關(guān)噪音振鈴幅值。