現(xiàn)在很多集成VCO的頻率合成器的設(shè)計(jì)思想，都是利用輸出端加分頻器來擴(kuò)展輸出范圍，如圖1所示。比如ADI的HMC832，其VCO的頻率為1500~3000MHz，利用其后的分頻器(1/2/4/6/…60/62)，最終獲得25MHz~3000MHz的頻率覆蓋范圍。

圖1、PLL withVCO divider

在文獻(xiàn)【1】中講到，當(dāng)VCO的輸出信號(hào)通過D分頻時(shí)，其相噪下降20log10(D)；雜散幅度亦下降20log10(D)，但頻率偏移量(offset frequency)保持不變。

這是為什么呢？我們可以從相位噪聲的本質(zhì)說起。

VCO的輸出信號(hào)可以表示為【2】：

A(t)為振幅變化，θ(t)為相位變化。輸出信號(hào)頻率的微小變化，可以表示為載波的相位調(diào)制：

假設(shè)幅度變化為0，且

，則：

如果把偏離載波w_m的噪聲理解為相位噪聲的話，則相噪為20log(Δf/2f_m) dBc/Hz；同樣，如果是看成雜散的話，則雜散的幅度為20log(Δf/2f_m) dBc。

當(dāng)輸出信號(hào)經(jīng)過D分頻器時(shí)，相位被整個(gè)除以D【3】：

如果把w_m處的能量看成是相噪的話，相噪的幅度減小20logDdB；若看成雜散的話，雜散的幅度亦減小20logD，但是偏移量不變，還是在偏移載波w_m處。

PS：我能理解如果是倍頻器的話，因?yàn)楸额l器的模型可以當(dāng)成y=a₀+a₁v+a₂v²+a₃v³+….，這樣的話，倍頻的話，是直接在整個(gè)相位上倍頻。但是分頻器的模型是什么呢?請(qǐng)高手賜教！

參考文獻(xiàn)：

【1】  Dean Banerjee   PLL Performance, Simulation, and Design   5^th Edition
【2】  David M. Pozar  微波工程
【3】  http://www.ko4bb.com/~bruce/IdealFreqMultDiv.html