3．硬件描述語言。硬件描述語言（HDL）是一種用于設計硬件電子系統的計算機語言，它用軟件編程的方式來描述電子系統的邏輯功能、電路結構和連接形式，與傳統的門級描述方式相比，它更適合大規模系統的設計。
例如一個32位的加法器，利用圖形輸入軟件需要輸人500至1000個門，而利用VHDL語言只需要書寫一行“A＝B＋C”即可。而且 VHDL語言可讀性強，易于修改和發現錯誤。早期的硬件描述語言，如ABEL、HDL、AHDL，由不同的EDA廠商開發，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。為了克服以上不足，1985年美國國防部正式推出了高速集成電路硬件描述語言VHDL，1987年IEEE采納VHDL為硬件描述語言標準（IEEE STD－1076）。
VHDL是一種全方位的硬件描述語言，包括系統行為級。寄存器傳輸級和邏輯門級多個設計層次，支持結構、數據流和行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件俄語言的功能，整個自頂向下或由底向上的電路設計過程都可以用VHDL來完成。VHDL還具有以下優點：（1）VHDL的寬范圍描述能力使它成為高層進設計的核心，將設計人員的工作重心提高到了系統功能的實現與調試，而花較少的精力于物理實現。（2）VHDL可以用簡潔明確的代碼描述來進行復雜控制邏輯艄設計，靈活且方便，而且也便于設計結果的交流、保存和重用。（3）VHDL的設計不依賴于特定的器件，方便了工藝的轉換。（4）VHDL是一個標準語言，為眾多的EDA廠商支持，因此移植性好。
4．EDA系統樞架結構 EDA系統框架結構（FRAMEWORK）是一套配置和使用EDA軟件包的規范。目前主要的EDA系統都建立了框架結構，如 CADENCE公司的Design Framework，Mentor公司的Falcon Framework，而且這些框架結構都遵守國際CFI組織制定的統一技術標準。框架結構能將來自不同EDA廠商的工具軟件進行優化組合，集成在一個易于管理的統一的環境之下，而且還支持任務之間、設計師之間以及整個產品開發過程中的信息傳輸與共享，是并行工程和自頂向下設計施的實現基礎。
EDA技術的每一次進步，都引起了設計層次上的一次飛躍，從設計層次上分，70年代為物理級設計（CAD），80年代為電路級設計（CAE），90年代進入到系統級設計（EDA）。物理級設計主要指IC版圖設計，一般由半導體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設計和系統級設計。
1．電路級設計 電路級設計工作流程如圖2所示。電子工程師接受系統設計任務后，首先確定設計方案，并選擇能實現該方案的合適元器件，然后根據具體的元器件設計電路原理圖。接著進行第一次仿真，其中包括數字電路的邏輯模擬、故障分析，模擬電路的交直流分析、瞬態分析。在進行系統仿真時，必須要有元件模型庫的支持，計算機上模擬的檢人輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。
仿真通過后，根據原理圖產生的電氣連接網絡表進行PCB板的自動布局布線。在制作PCB板之前還可以進行PCB后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結果參數反標回電路圖，進行第二次仿真，也稱為后仿真。后仿真主要是檢驗PCB板在實際工作環境中的可行性。
由此可見，電路級的EDA技術使電子工程師在實際的電子系統產生前，就可以全面地了解系統的功能特性和物理特性，從而將開發風險消滅在設計階段，縮短了開發時間，降低了開發成本。
例如一個32位的加法器，利用圖形輸入軟件需要輸人500至1000個門，而利用VHDL語言只需要書寫一行“A＝B＋C”即可。而且 VHDL語言可讀性強，易于修改和發現錯誤。早期的硬件描述語言，如ABEL、HDL、AHDL，由不同的EDA廠商開發，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。為了克服以上不足，1985年美國國防部正式推出了高速集成電路硬件描述語言VHDL，1987年IEEE采納VHDL為硬件描述語言標準（IEEE STD－1076）。
VHDL是一種全方位的硬件描述語言，包括系統行為級。寄存器傳輸級和邏輯門級多個設計層次，支持結構、數據流和行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件俄語言的功能，整個自頂向下或由底向上的電路設計過程都可以用VHDL來完成。VHDL還具有以下優點：（1）VHDL的寬范圍描述能力使它成為高層進設計的核心，將設計人員的工作重心提高到了系統功能的實現與調試，而花較少的精力于物理實現。（2）VHDL可以用簡潔明確的代碼描述來進行復雜控制邏輯艄設計，靈活且方便，而且也便于設計結果的交流、保存和重用。（3）VHDL的設計不依賴于特定的器件，方便了工藝的轉換。（4）VHDL是一個標準語言，為眾多的EDA廠商支持，因此移植性好。
4．EDA系統樞架結構 EDA系統框架結構（FRAMEWORK）是一套配置和使用EDA軟件包的規范。目前主要的EDA系統都建立了框架結構，如 CADENCE公司的Design Framework，Mentor公司的Falcon Framework，而且這些框架結構都遵守國際CFI組織制定的統一技術標準。框架結構能將來自不同EDA廠商的工具軟件進行優化組合，集成在一個易于管理的統一的環境之下，而且還支持任務之間、設計師之間以及整個產品開發過程中的信息傳輸與共享，是并行工程和自頂向下設計施的實現基礎。
EDA技術的每一次進步，都引起了設計層次上的一次飛躍，從設計層次上分，70年代為物理級設計（CAD），80年代為電路級設計（CAE），90年代進入到系統級設計（EDA）。物理級設計主要指IC版圖設計，一般由半導體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設計和系統級設計。
1．電路級設計 電路級設計工作流程如圖2所示。電子工程師接受系統設計任務后，首先確定設計方案，并選擇能實現該方案的合適元器件，然后根據具體的元器件設計電路原理圖。接著進行第一次仿真，其中包括數字電路的邏輯模擬、故障分析，模擬電路的交直流分析、瞬態分析。在進行系統仿真時，必須要有元件模型庫的支持，計算機上模擬的檢人輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。
仿真通過后，根據原理圖產生的電氣連接網絡表進行PCB板的自動布局布線。在制作PCB板之前還可以進行PCB后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結果參數反標回電路圖，進行第二次仿真，也稱為后仿真。后仿真主要是檢驗PCB板在實際工作環境中的可行性。
由此可見，電路級的EDA技術使電子工程師在實際的電子系統產生前，就可以全面地了解系統的功能特性和物理特性，從而將開發風險消滅在設計階段，縮短了開發時間，降低了開發成本。
粵公網安備 44030902003195號