隨著高速設計越來越普遍，信號完整性設計在產品開發中也受到了越來越多的重視。信號完整性的測試手段種類繁多，有頻域，也有時域的，還有一些綜合性的手段，涉及的儀器也很多，因此熟悉各種測試手段的特點，以及根據測試對象的特性和要求，選用適當的測試手段，對于選擇方案、驗證效果、解決問題等硬件開發活動，都能夠大大提高效率，起到事半功倍的作用。

本文部分轉載了來自《信號完整性》論壇的文章，對各種測試手段進行介紹，并結合實際硬件開發活動說明如何選用，做到事半功倍，避免走彎路。

1. 波形測試

波形測試是信號完整性測試中最常用的手段，一般是使用示波器進行，主要測試波形幅度、邊沿和毛刺等，通過測試波形的參數，可以看出幅度、邊沿時間等是否滿足器件接口電平的要求，有沒有存在信號毛刺等。由于示波器是極為通用的儀器，幾乎所有的硬件工程師都會使用，但并不表示大家都使用得好。波形測試也要遵循一些要求，才能夠得到準確的信號。

2. 眼圖測試

眼圖測試是常用的測試手段，特別是對于有規范要求的接口，比如USB、Ethernet、SATA、HDMI，還有光接口等。這些標準接口信號的眼圖測試，主要是用帶MASK(模板)的示波器，包括通用示波器，采樣示波器或者信號分析儀，這些示波器內置的時鐘提取功能，可以顯示眼圖，對于沒有MASK的示波器，可以使用外接時鐘進行觸發。

3. 抖動測試

抖動測試使用得最多是示波器加上軟件處理，通過軟件處理，分離出各個分量，比如RJ和DJ，以及DJ中的各個分量。對于這種測試，選擇的示波器，長存儲和高速采樣是必要條件，比如2M以上的存儲器，20GSa/s的采樣速率。

4. TDR測試

TDR測試目前主要使用于PCB(印制電路板)信號線、以及器件阻抗的測試，比如單端信號線，差分信號線，連接器線纜等。

5. 時序測試

現在器件的工作速率越來越快，時序容限越來越小，時序問題導致產品不穩定是非常常見的，因此時序測試是非常必要的。測試時序通常需要多通道的示波器和多個探頭，示波器的邏輯觸發或者碼型和狀態觸發功能，對于快速捕獲到需要的波形，很有幫助，不過多個探頭在實際操作中，并不容易，又要拿探頭，又要操作示波器，那個時候感覺有孫悟空的三頭六臂就方便多了。

6. 頻譜測試

對于后期的系統測試，比如EMC測試，很多產品都需要頻譜測試。通過該測試發現某些頻點超標，然后可以使用近場掃描儀(其中關鍵的儀器是頻譜儀)，來分析板卡上面具體哪一部分的頻譜比較高，從而找出超標的根源所在。

7. 頻域阻抗測試

現在很多標準接口，比如E1/T1等，為了避免有太多的能量反射，都要求比較好地匹配，另外在射頻或者微波，相互對接，對阻抗通常都有要求。這些情況下，都需要進行頻域的阻抗測試。阻抗測試通常使用網絡分析儀，單端端口相對簡單，對于差分輸入的端口，可以使用Balun進行差分和單端轉換。

8. 傳輸線損耗測試

傳輸線損耗測試，對于長的PCB走線，或者電纜等，在傳輸距離比較遠，或者傳輸信號速率非常高的情況下，還有頻域的串擾等，都可以使用網絡分析儀來測試。同樣的，對于PCB差分信號或者雙絞線，也可是使用Balun進行差分到單端轉換，或者使用4端口網絡分析來測試。多端口網絡分析儀的校準，使用電子校準件可以大大提高校準的效率。

實際中如何選用這上述測試手段，需要根據被測試對象進行具體分析，不同的情況需要不同的測試手段。比如有標準接口的，就可以使用眼圖測試、阻抗測試和誤碼測試等，對于普通硬件電路，可以使用波形測試、時序測試，設計中有高速信號線，還可以使用TDR測試。對于時鐘、高速串行信號，還可以抖動測試等。

另外上面眾多的儀器，很多都可以實現多種測試，比如示波器，可以實現波形測試，時序測試，眼圖測試和抖動測試等，網絡分析儀可以實現頻域阻抗測試、傳輸損耗測試等，因此靈活應用儀器也是提高測試效率，發現設計中存在問題的關鍵。

信號完整性仿真

信號完整性測試是信號完整性設計的一個手段，在實際應用中還有信號完整性仿真，這兩個手段結合在一起，為硬件開發活動提供了強大的支持。

在需求分析和方案選擇階段，就可以應用一些信號完整性測試手段和仿真手段來分析可行性，或者判斷哪種方案優勝，比如測試一些關鍵芯片的評估板，看看信號的電平、速率等是否滿足要求，或者利用事先得到的器件模型，進行仿真，看接口的信號傳輸距離是否滿足要求等。在平時利用測試手段，也可以得到一些器件的模型，比如電纜的傳輸模型，這種模型可以利用在仿真中，當這些模型積累比較多，一些部分測試，包括設計完畢后的驗證測試，可以用仿真來替代，這對于效率提高很有好處，因為一個設計中的所有的信號都完全進行測試，是比較困難的，也是很耗費時間的。

在設計階段，通常是使用仿真手段，對具體問題進行分析，比如負載的個數，PCB信號線的拓撲結構，并根據仿真結果對設計進行調整，以便將大多數的信號完整性問題解決在設計階段。

系統調試以及驗證測試階段，主要是利用信號完整性測試手段，對設計進行測試，看是否設計的要求。如果發現了嚴重問題，就要去解決，信號完整性的測試和仿真手段都將用來尋找問題的根源，以及尋找適合的解決方案上面。

信號完整性測試和信號完整性仿真緊密結合，這是信號完整性設計的基本要求，但是現在很多公司在這一塊上面都存在很多的問題，有的只有測試，有的則只依賴于仿真，當然，這些歸根結底還是因為財力和人力的不充足。尤其是國際大廠的那些仿真EDA軟件，動則上百萬的售價，確實讓很多工程師望而卻步。芯禾科技是國內目前做仿真EDA軟件比較完善的一家，由于常年和中國本土企業打交道，他們對于仿真設計軟件慣有的那種復雜的操作流程和低效的仿真速度做了極大的改善，使用國際領先的3D全波電磁仿真solver，在接近或達到HFSS的仿真精度的同時，實現數十倍的速度提升。更重要的是，相比國際大廠技術支持的高高在上，他們的技術支持響應非常及時。當然，價格也是相當接地氣的。

本文部分轉載了來自《信號完整性》論壇