（1）慎重選用器件。使用CMOS低速器件一般不會(huì)出現(xiàn)輻射問題，對(duì)于高頻電路因考慮選用適宜的LSI，它不僅能縮小組建的面積而且內(nèi)部面積小可減少電路輻射，輻射電平相對(duì)較低。

（2）PCB布局在器件布置方面與其他邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放的靠近一些，這樣會(huì)獲得較好的抗噪聲效果。大量的實(shí)踐表明，采用合理的器件排列方式，可以有效的降低印制電路板升溫，從而使器件和設(shè)備的故障明顯的下降。

（3）印制板大小要適中，過大的印制板線條長(zhǎng)，阻抗增加，不僅抗噪聲能力下降，成本也高；過小，則散熱不好，同時(shí)易受到臨近線條的干擾；電路板的最佳性能為矩形。長(zhǎng)寬的比例為4：3或者3：2最佳。

（二）、PCB布局軸線對(duì)EMC的影響

走線：低頻時(shí)=導(dǎo)線；高頻時(shí)=電感
走線寬度變化：走線電阻正比于1/w；走線電感正比于1/w
走線電容：兩導(dǎo)線間產(chǎn)生的電場(chǎng)取決于：幾何尺寸兼具PCB材質(zhì)（e和r）

（1）在電子設(shè)備中，接地是控制干擾的重要方法。如果能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中接地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和仿真地等。

（2）妥善布置導(dǎo)線。高速信號(hào)要用短線，信號(hào)線和信號(hào)回路所形成的環(huán)路面積要最小；主要信號(hào)線最好匯集在板的中央；時(shí)鐘發(fā)生電路力求在靠近中央的部位；兩條信號(hào)線切忌平行，應(yīng)采取垂直交叉或者拉開兩線之間的距離，也可以在兩平行的信號(hào)線間增設(shè)一條底線，這樣可以信號(hào)線間的串?dāng)_。

（三）、抑制電源線和地線阻抗英氣的震蕩

（1）當(dāng)印制電路板上有較多的集成電路器件時(shí)，可采用在各個(gè)集成器件的電源線和地點(diǎn)間分別介入旁路電容，以縮短開關(guān)電流的流通途徑；或吧電源線和地線設(shè)計(jì)成格子狀，可顯著縮短線路的環(huán)路，降低線路阻抗減少干擾。

（2）印制電路板上有很多集成電路組件，尤其遇到耗電多的組件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生很大的電位差，引起抗干擾噪聲能力的下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小點(diǎn)位差值，提高電子設(shè)備的抗噪聲能力。故設(shè)計(jì)只有數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成死循環(huán)路。

（3）采用正確的布線策略。為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計(jì)布線時(shí)應(yīng)盡量避免長(zhǎng)距離的平行走線，盡可能拉開線與線之間的距離，信號(hào)線與地線及電源線盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。

（4）抑制反射干擾與終端匹配。為了抑制出現(xiàn)在印制線終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配。

（5）保護(hù)與分流線路。在時(shí)鐘電路中，局部去耦電容對(duì)于減少沿著電源干線的噪聲傳播有著非常重要的作用。但是時(shí)鐘線同樣需要保護(hù)以免受其他電磁干擾源的干擾，否則，受擾時(shí)鐘信號(hào)將在電路的其他地方引起問題。設(shè)置分流和保護(hù)線路是對(duì)關(guān)鍵信號(hào)進(jìn)行隔離和保護(hù)的非常有效的方法。PCB內(nèi)的分流或者保護(hù)線路是沿著關(guān)鍵信號(hào)的線路兩邊布放隔離保護(hù)線。保護(hù)線路不僅隔離了由其他信號(hào)線上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號(hào)從與其他信號(hào)線的耦合中隔離開來。分流線路和保護(hù)線路之間的不同之處在于分流線路不必兩端端接（與地連接），但是保護(hù)線路的兩端都必須連接到地。為了進(jìn)一步的減少耦合，多層PCB中的保護(hù)線路可以每隔一段就加上到地的通路。

（四）：避免印制導(dǎo)線產(chǎn)生的電磁輻射

（1）抑制反射干擾為了抑制出現(xiàn)在印制線終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配。根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線條長(zhǎng)于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來決定。

（2）屏蔽這是用來隔離空間輻射的，對(duì)噪聲特別大的部件，如開關(guān)電源，用金屬盒罩起來，可以減少噪聲源對(duì)墊片及系統(tǒng)的干擾。對(duì)特別怕干擾的模擬電路，如高敏度的弱信號(hào)放大電路也可以屏蔽起來。而重要的是金屬屏蔽本身必須接真正的地。

（五）、局部屏蔽

對(duì)于印制線路板上的強(qiáng)輻射電路或高度敏感電路需要采取局部屏蔽，具體要求：穿過屏蔽界面的導(dǎo)線數(shù)量最少；所有穿過屏蔽界面的導(dǎo)線都要濾波。

六、結(jié)束語

我在做數(shù)電模電實(shí)驗(yàn)過程中，經(jīng)常遇到信號(hào)干擾問題，以后的單片機(jī)等課程我們會(huì)陸續(xù)用到Protel軟件做PCB板，電磁干擾問題會(huì)更多，所以電磁兼容設(shè)計(jì)尤為重要。要是我們?cè)赑CB設(shè)計(jì)中能遵守本文所羅列的設(shè)計(jì)規(guī)則，就可以解決大部分的電磁兼容問題，再通過少量的外圍瞬態(tài)抑制器件和濾波電路及適當(dāng)?shù)耐鈿て帘魏驼_的接地，就可以完成一個(gè)滿足電磁兼容要求的產(chǎn)品。

七、致謝

首先感謝老師孜孜不倦的教導(dǎo)，提供給我們這次鍛煉寫論文的機(jī)會(huì)，讓我們對(duì)論文要求有了很好的認(rèn)識(shí)，對(duì)畢業(yè)論文是很大的幫助；其次感謝西北大學(xué)圖書館數(shù)據(jù)庫提供大量豐富的資料，幫我完滿完成這次期中論文。

八、參考文獻(xiàn)

[1]郭銀景、呂文紅、唐富華、楊陽，《電磁兼容原理及應(yīng)用教程》，清華大學(xué)出版社，2004年4月第一版
[2]何為、楊帆、姚德貴，《電磁兼容原理及應(yīng)用》，北京交通大學(xué)出版社，清華大學(xué)出版社，2009年3月第一版
[3]顧海洲、馬雙武，《PCB電磁兼容技術(shù)：設(shè)計(jì)實(shí)踐》，清華大學(xué)出版社，2004年1月第一版
[4]郭輝萍、劉學(xué)觀，《電磁場(chǎng)與電磁波》，西安電子科技大學(xué)出版社，2004年6月