3.6、抑制反射干擾與終端匹配：

為了抑制出現(xiàn)在印制線(xiàn)終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線(xiàn)的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配。終端匹配方法比較多，常見(jiàn)終端匹配方法見(jiàn)圖3所示。根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線(xiàn)條長(zhǎng)于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來(lái)決定。時(shí)鐘信號(hào)較多采用串聯(lián)匹配，見(jiàn)圖4所示。

3.7、保護(hù)與分流線(xiàn)路：

在時(shí)鐘電路中，局部去耦電容對(duì)于減少沿著電源干線(xiàn)的噪聲傳播有著非常重要的作用。但是時(shí)鐘線(xiàn)同樣需要保護(hù)以免受其他電磁干擾源的干擾，否則，受擾時(shí)鐘信號(hào)將在電路的其他地方引起問(wèn)題。

設(shè)置分流和保護(hù)線(xiàn)路是對(duì)關(guān)鍵信號(hào)（比如：對(duì)在一個(gè)充滿(mǎn)噪聲的環(huán)境中的系統(tǒng)時(shí)鐘信號(hào)）進(jìn)行隔離和保護(hù)的非常有效的方法。PCB內(nèi)的分流或者保護(hù)線(xiàn)路是沿著關(guān)鍵信號(hào)的線(xiàn)路兩邊布放隔離保護(hù)線(xiàn)。保護(hù)線(xiàn)路不僅隔離了由其他信號(hào)線(xiàn)上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號(hào)從與其他信號(hào)線(xiàn)的耦合中隔離開(kāi)來(lái)。

分流線(xiàn)路和保護(hù)線(xiàn)路之間的不同之處在于分流線(xiàn)路不必兩端端接（與地連接），但是保護(hù)線(xiàn)路的兩端都必須連接到地。為了進(jìn)一步的減少耦合，多層PCB中的保護(hù)線(xiàn)路可以每隔一段就加上到地的通路。

3.8、局部電源和IC間的去耦：

在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線(xiàn)上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。局部去耦能夠減少沿著電源干線(xiàn)的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個(gè)低頻干擾濾波器的作用，同時(shí)作為一個(gè)電能貯存器以滿(mǎn)足突發(fā)的功率需求。此外，在每個(gè)IC的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能的接近IC引腳，這將有助于濾除IC的開(kāi)關(guān)噪聲。

配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印刷電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下：

（1）、電源輸入端跨接10~100μF的電解電容器。如有可能，接100μF以上的更好。
（2）、原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01μF的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1~10μF的鉭電容。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小（0.5μA以下）。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。
（3）、對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線(xiàn)和地線(xiàn)之間直接接入高頻退耦電容。
（4）、電容引線(xiàn)不能太長(zhǎng)，尤其是高頻旁路電容不能有引線(xiàn)。

去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算：即10MHz取0.1μF。對(duì)微控制器構(gòu)成的系統(tǒng)，取0.1~0.01μF之間都可以。好的高頻去耦電容可以去除高到1GHz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。

此外，還應(yīng)注意以下兩點(diǎn)：

（1）、在印制板中有接觸器、繼電器、按鈕等元件時(shí)．操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采用RC吸收電路來(lái)吸收放電電流。一般R取1~2kΩ，C取2.2~4.7μF。
（2）、CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要通過(guò)電阻接地或接正電源。

3.9、布線(xiàn)技術(shù)：

3.9.1、過(guò)孔

過(guò)孔一般被使用在多層印刷電路板中。當(dāng)是高速信號(hào)時(shí)，過(guò)孔產(chǎn)生1到4nH的電感和0.3到0.5pF的電容。因此，當(dāng)鋪設(shè)高速信號(hào)通道時(shí)，過(guò)孔應(yīng)該被保持絕對(duì)的最少。對(duì)于高速的并行線(xiàn)（如地址和數(shù)據(jù)線(xiàn)），如果層的改變是不可避免，應(yīng)該確保每根信號(hào)線(xiàn)的過(guò)孔數(shù)一樣。

3.9.2、45度角的路徑

與過(guò)孔相似，直角的轉(zhuǎn)彎路徑應(yīng)該被避免，因?yàn)樗趦?nèi)部的邊緣能產(chǎn)生集中的電場(chǎng)。該場(chǎng)能耦合較強(qiáng)噪聲到相鄰路徑，因此，當(dāng)轉(zhuǎn)動(dòng)路徑時(shí)全部的直角路徑應(yīng)該采用45度。圖5是45度路徑的一般規(guī)則。