硅技術(shù)的迅猛發(fā)展使工程師們能夠設(shè)計(jì)和創(chuàng)建出新型電路，這些電路的速度和性能以前只有用基于GaAs和InP的HBT(異質(zhì)結(jié)雙極晶體管)和PHEMT技術(shù)才能達(dá)到，電路的核心就是鍺化硅(SiGe)工藝。IBM采用0.18um光刻工藝制成的120GHz Ft SiGe晶體管是一個(gè)很好的例子，現(xiàn)在這一技術(shù)己用在許多高速通信領(lǐng)域的重要元件中。
 

 

多路復(fù)用器和多路分解器是Sonet收發(fā)器中的重要構(gòu)建模塊，Sonet 發(fā)生器驅(qū)動(dòng)，在輸入時(shí)鐘為35GHz時(shí)能提供17.5Gbps偽隨機(jī)位序列。在額定工作條件下，即速率為40～50Gbps、電源為3.3V時(shí)，芯片功耗1.5W。分解器經(jīng)測(cè)試可工作于56Gbps以上速率，輸入靈敏度小于50mV，在額定工作條件下，即速率為40～50Gbps、電源為3.3V時(shí)，芯片功耗1.5W。復(fù)用器和分解器設(shè)計(jì)能工作于非常寬的數(shù)據(jù)速率范圍，使其適用于測(cè)試設(shè)備和光鏈路收發(fā)器。事實(shí)上這些樣品芯片己在進(jìn)行商業(yè)試用，在性能和功耗上能完全替代基于InP的設(shè)計(jì)。

 

這一技術(shù)能夠?qū)o(wú)源器件，包括集成變?nèi)荻O管和高Q電感集成在一起，利用這一特性可以增加鎖相環(huán)電路并制造出包含時(shí)鐘復(fù)用器單元和時(shí)鐘及數(shù)據(jù)恢復(fù)電路的單片多路復(fù)用和分解芯片。因?yàn)檫@是一種BiCMOS工藝，所以用標(biāo)準(zhǔn)CMOS和VHDL設(shè)計(jì)技術(shù)可以很容易做出這些芯片所需的控制回路和狀態(tài)機(jī)。事實(shí)上，許多嚴(yán)格配對(duì)的定制信號(hào)處理和鏈路監(jiān)控電路都是采用CMOS技術(shù)的，目前這種集成水平只能靠基于硅的技術(shù)來獲得。

 

另一個(gè)使人們感興趣的優(yōu)點(diǎn)是其低電壓雙極型電路拓?fù)浣Y(jié)構(gòu)，雖然大多數(shù)上述電路工作于3.3V到3.6V范圍，但低電壓CML電路能夠在低至1.2V電源下工作，含有一個(gè)多模塊分配器的測(cè)試電路顯示在1.2V電源下可以很容易工作于高至9GHz頻率。這種低電壓電源技術(shù)可以降低復(fù)雜高速電路的總體功耗，得到的功率水平能與CMOS技術(shù)相媲美。

 

 

擊穿電壓一般用Bvceo表示，這里的“o”表示基極開路，SiGe 7HP的Bvceo僅為1.9V。擊穿電壓常被誤認(rèn)為是晶體管能夠正常工作而不會(huì)造成損壞的極限值，雖然這是一個(gè)重要的評(píng)價(jià)指標(biāo)，但它并不代表設(shè)計(jì)人員使用晶體管的實(shí)際情況。事實(shí)上在實(shí)際應(yīng)用中，晶體管基極上總會(huì)加一個(gè)低阻抗或中阻抗負(fù)載，此時(shí)晶體管完全能承受一個(gè)6V的CE電壓。所以在考慮這些器件時(shí)，更感興趣的度量值是Bvcer，這里的“r”代表器件基極接的負(fù)載。從這個(gè)角度來考慮，顯然SiGe也能用在許多前端收發(fā)器應(yīng)用中，像激光二極管驅(qū)動(dòng)器和EAM驅(qū)動(dòng)器。

 

垂直腔表面發(fā)射激光器(VCSEL)電路用一個(gè)驅(qū)動(dòng)器或陣列驅(qū)動(dòng)器進(jìn)行開發(fā)，能夠以10Gbps數(shù)據(jù)速率驅(qū)動(dòng)VCSEL，并提供一個(gè)高至7mA的調(diào)制電流。對(duì)于一個(gè)12通道VCSEL陣列驅(qū)動(dòng)器，每通道的典型功耗包括VCSEL僅為100mW。將單通道SiGe VCSEL驅(qū)動(dòng)器與VCSEL和下一代多模式光纖組合在一起時(shí)，其性能可打破1km光纖鏈路20Gbps速率的紀(jì)錄。另外EAM驅(qū)動(dòng)器樣品能夠驅(qū)動(dòng)3.0V Vpp單端信號(hào)至一個(gè)50Ω負(fù)載，典型功耗為2.5W，數(shù)據(jù)率為30Gbps。這一技術(shù)能很容易訪問光鏈路接收器，非常適用于互阻抗放大器和受限放大器(后級(jí)放大器)。

 

 

電信收發(fā)器的一個(gè)關(guān)鍵要求是受限放大器要能夠在一個(gè)很寬的動(dòng)態(tài)范圍內(nèi)處理輸入信號(hào)。一個(gè)用于40Gbps的受限放大器測(cè)試電路樣品已完成設(shè)計(jì)和測(cè)定，它可以接收低至20mV和高至850mV Vpp單端信號(hào)，并向一個(gè)50Ω負(fù)載提供450mV Vpp輸出，所用電源為5.2V。如同在CMU和CDR電路中一樣，CMOS電路能提供必要的電路，為偏置控制提供反饋控制，在受限放大器中扮演了一個(gè)很重要的角色。

 

 

IBM下一代SiGe技術(shù)——SiGe 8HP將采用0.13um光刻技術(shù)，使晶體管Ft/Fmax大于20GHz。初期硬件測(cè)試己經(jīng)得到很多結(jié)果，包括在250～300mV Vpp時(shí)門延遲為4.3ps的環(huán)形振蕩器、性能可以比得上InP HBT以及使功耗減少55%等。這些晶體管使設(shè)計(jì)人員能夠很容易制造出全速率OC768收發(fā)器。其它好處還有能極大改進(jìn)收發(fā)器功耗，估計(jì)為50%。事實(shí)上，包含靜態(tài)分配器的電路初期測(cè)試清晰顯示出，只需小于1mA電流就可以在50GHz頻率處使分配器運(yùn)行，設(shè)計(jì)工程師們可以考慮在下一代以太網(wǎng)或Sonet收發(fā)器中使用半速率時(shí)鐘結(jié)構(gòu)，并以80～100Gbps的傳輸率運(yùn)行。在無(wú)線領(lǐng)域，硅技術(shù)中目前還不能達(dá)到的頻段像60GHz的ISM(儀器、科學(xué)、醫(yī)療)頻段也將能很容易達(dá)到。