圖1　適用于2G至LTE應用的簡化型基地臺發(fā)射器

在基地臺發(fā)射器當中，類比式I/Q調(diào)變器乃是決定發(fā)射信號路徑雜訊層以及線性度的主要RFIC元件，因此任何為了縮小尺寸、降低功率或成本而要求放寬性能都是不可接受的。 

BiCMOS制程可兩全其美  

幸好，矽鍺(SiGe)雙極互補式金屬氧化物半導體(BiCMOS)制程技術特別適合使用于較高整合度，而且又不會犧牲性能。這些制程通常用于多重臨界速度(Speed-breakdown)SiGe NPN電晶體，有時候也會用于具有一個或兩個(較常見)CMOS電晶體特征尺寸的互補式高性能PNP電晶體。在此基底會加上MIM(金屬-絕緣體-金屬)電容器、薄膜電阻，以及很重要的多重厚銅箔與鋁金屬涂布。這些特點讓設計廠商能夠在單一晶片中設置多個高性能功能區(qū)塊，進而實現(xiàn)強固的能力及縮小尺寸，并且維持極高水準的性能。 

在發(fā)射器電路板級設計上的幾個重要元素中，有一項就是針對不同的上升與下降頻率轉換級本地振蕩器(LO)的合成及分配。基地臺LO分配必須對印刷電路板中所有遠距離的角落都保持相位的一致性，而且也必須具有低帶內(nèi)與低寬頻雜訊，以及低總體寄生內(nèi)容。混頻器的性能只會與驅(qū)動用的LO相當，因此在總體發(fā)射器性能中，高品質(zhì)的LO是一項極為重要的元件。此外，非常小量的相位雜訊，或是LO信號中的雜散成分，有可能會將足夠的能量引導至類比信號路徑中，進而造成發(fā)射器無法符合主要的蜂巢式通訊標準如MC-GSM 、寬頻分碼多重存取(WCDMA)、LTE、全球微波存取互通介面(WiMAX)所設定的雜散輻射(Spurious Emissions)。這些標準所需的LO，范圍從大約500MHz到接近4GHz，代表的意義是對于LO分配的布局必須非常謹慎地處理。從LO產(chǎn)生一直到最后的終止端，走線的長度應該要越短越好，但是假如LO合成器必須饋送至數(shù)個不同元件，則往往難以實現(xiàn)。有一種解決方案是將共通的低頻參考信號饋送至靠近每一組所需LO的獨立鎖相回路(PLL)合成器中，但將會在印刷電路板(PCB)上占用顯著的面積。 

矽鍺技術提供高性能  

ADRF 670x整合式調(diào)變器系列將先進的分數(shù)N型PLL與整合式壓控振蕩器(VCO)加以整合，解決掉許多這類型的難題。透過矽鍺技術的使用，在正交調(diào)變器及具有VCO的混頻器上實現(xiàn)了技術領先的動態(tài)范圍，提供具有競爭力的性能，而且明顯地比外部VCO/PLL解決方案還要小。 VCO的運行是在上層的厚金屬層中，借以在晶片電感器內(nèi)建立high Q，作為電感電容槽的一部分。 VCO電容器乃是利用金屬氧化物半導體(MOS)可切換式MIM電容器所組成，這使得VCO可以在廣大的頻率范圍中以低相位雜訊切換頻率。 

每當PLL頻率被加以編程時，波段會自動地調(diào)整，借以提供獨立而且可靠的解析度。選擇波段的大小以確保作業(yè)在初始設定完成后，能夠于完整的溫度范圍中運作。厚金屬也被用來針對下一級的期間，將輸出balun(平衡/非平衡轉換器)與絕佳的回授損失予以整合。 ADRF 670x家族系列由四顆具有重疊性的成員所組成，能夠涵蓋從400M～3GHz的頻率范圍與波段。每組家族成員都是依據(jù)輸出blaun頻寬，在1dB和3dB帶通上加以設定的。 

ADRF 670x和ADRF 660X家族的分數(shù)N型PLL設計，很適合使用在低相位雜訊的3G與4G應用領域中。這些新的蜂巢式標準具有密集間隔的信號叢集，因而需要日益增加的較低LO整合式相位雜訊，以便維持完整的性能。傳統(tǒng)的PLL合成器設計會采用「整數(shù)N型」架構，其輸出頻率為一組整數(shù)乘以相位偵測器的頻率。為了要能夠在頻率上提供小步階尺寸，其整數(shù)的倍增系數(shù)必須很大。大量的LO相位雜訊會從參考路徑中產(chǎn)生，并且被PLL頻率倍增系數(shù)放大。這將會在PLL輸出上造成高帶內(nèi)雜訊。分數(shù)N型PLL能夠?qū)崿F(xiàn)小步階尺寸的輸出頻率，同時可以維持較低的總體頻率倍增，進而比整數(shù)N型PLL具有較低的相位雜訊放大(圖2)。

圖2　ADRF 670x整合式LO相位雜訊vs. LO頻率

相鄰通道功率比(ACPR)乃是一項用來判定有多少發(fā)射信號漏泄至相鄰頻率波段的測量。如WCDMA之類的3G標準，對于容許發(fā)射至波段外的功率量非常嚴格。針對ADRF 6702的ACPR測量如圖3所示。調(diào)變器提供高線性度的輸出功率與低雜訊，在-6dBm輸出下可以達成優(yōu)于-76dB的ACPR。這將有助于減少緊接于調(diào)變器后增益級的數(shù)量，并且在最終功率放大器級之前就將動態(tài)范圍最大化。

圖3　ADRF 6702的ACPR ＠ 2140MHz

ADRF 670X系列家族藉由將三組LDO電路予以整合，使運作能夠脫離5伏特的單一電源供應，進一步地將使用者應用裝置簡化，并且減少成本與電路板空間。

這些LDO是用來為VCO、電荷幫浦及PLL積分三角調(diào)變器提供經(jīng)過調(diào)整的電源，而+5伏特電源供應則直接使用在e IQ調(diào)變器上，借以將輸出功率最大化。 

在高線性度的應用裝置當中，ADL 670X可以利用其PLL在內(nèi)部合成一組LO，而其他元件則可以停用本身的PLL，并且使用來自于主要元件的共通LO。 

多重組合打造次世代平臺  

ADRF 670X家族乃是為了要實現(xiàn)最小化以及簡化與亞德諾(ADI)最新的發(fā)射用數(shù)字類比轉換器AD 9122和砷化鎵放大器的使用者介面所設計，后者若以一顆四分之一瓦高線性度放大器ADL 5320為例，則能夠驅(qū)動大于0dBm至最后PA級。這種結合三顆精巧IC的做法實現(xiàn)了主動式IC的內(nèi)容，很適合使用于所有的蜂巢式次世代多重載波無線電平臺。 

(本文作者Phillip Halford為亞德諾射頻產(chǎn)品行銷經(jīng)理、Ed Balboni為射頻設計經(jīng)理)