引言

隨著當(dāng)今電子、計(jì)算機(jī)技術(shù)的飛速發(fā)展，射頻技術(shù)作為一種無(wú)線網(wǎng)絡(luò)通訊手段，已經(jīng)在越來(lái)越多的場(chǎng)合上使用，并且表現(xiàn)出其獨(dú)特的優(yōu)越性。它取代了傳統(tǒng)中錯(cuò)綜復(fù)雜的電纜，使家庭或辦公場(chǎng)所的移動(dòng)電話、便攜式電腦、打印機(jī)、復(fù)印機(jī)、鍵盤及其他設(shè)備實(shí)現(xiàn)了互聯(lián)互通，將人們從無(wú)數(shù)的連接電纜中解放出來(lái)，自由方便地構(gòu)成自己的個(gè)人網(wǎng)絡(luò)。作為取代數(shù)據(jù)電纜的短距離無(wú)線通信技術(shù)，它將家庭或辦公室中的各種數(shù)據(jù)和語(yǔ)音設(shè)備聯(lián)成一個(gè)微微網(wǎng)，還可以進(jìn)一步實(shí)現(xiàn)互聯(lián)，形成一個(gè)分布式網(wǎng)絡(luò)，從而在這些聯(lián)接設(shè)備之間實(shí)現(xiàn)快捷而方便的通信聯(lián)系，因此它在無(wú)線網(wǎng)絡(luò)系統(tǒng)中的發(fā)展?jié)摿薮蟆?/p>

1 系統(tǒng)硬件組成與工作原理

射頻與數(shù)字基帶部分電路通過(guò)合適的方式連接起來(lái)就構(gòu)成了所設(shè)計(jì)的無(wú)線射頻收發(fā)應(yīng)用系統(tǒng)的硬件電路，總體電路如圖l所示。其中，帶有箭頭的表示接外加的電壓，以保證電路正常工作，其工作電壓為3 V。

1．1 系統(tǒng)主電路結(jié)構(gòu)與原理
射頻部分電路主要是用TRF6900收發(fā)芯片和一些外圍元件設(shè)計(jì)成的射頻收發(fā)器。TRF6900是TexasInstruments公司推出的單片射頻收發(fā)器芯片，其內(nèi)部集成了完整的發(fā)射電路和接收電路。它的工作頻率范圍為850～950 MHz，供電電壓范圍為2．2～3．6 V，射頻輸出功率高達(dá)+5 dBm，而待機(jī)模式時(shí)的電流消耗僅在O．5～5μA之間。TRF6900采用高吞吐率16 bRISC結(jié)構(gòu)，其最快速率可達(dá)8 MIPS。另外，這種收發(fā)器還具有FM／FSK調(diào)制模式，并采用三線制串行接口，因而能很方便地與微控制器相連接，可用于ISM頻段內(nèi)數(shù)據(jù)的雙向無(wú)線傳輸，能夠容易地對(duì)它的收發(fā)進(jìn)行控制，因而基于它的應(yīng)用也越來(lái)越普遍。

1．1．1 接收原理

從天線接收到的信號(hào)由LNA IN引入TRF6900，首先經(jīng)過(guò)低噪音放大器。低噪音放大器提供13 dB的增益，它有正常和低增益兩種模式，當(dāng)TRF6900接收的信號(hào)較強(qiáng)時(shí)，應(yīng)該選擇低增益模式，這樣可以最大程度地減少信號(hào)的非線性失真。放大后的信號(hào)被送入混頻器，混頻器將信號(hào)變頻到中頻，再通過(guò)第一和第二級(jí)中頻放大。第一級(jí)中頻放大可獲得7 dB的增益，用以補(bǔ)償濾波器帶來(lái)的損耗；第二級(jí)中頻放大包括多個(gè)放大器，總共可獲得80 dB的增益。經(jīng)過(guò)兩級(jí)放大后的信號(hào)，如果采用的是FM／FSK調(diào)制方式，就送入FM／FSK解調(diào)器，解調(diào)出的數(shù)據(jù)信號(hào)從DATA OUT引出。如果是頻移鍵控(ASK)或開(kāi)關(guān)鍵控(OOK)，則送入接收信號(hào)強(qiáng)度指示器(RSSI)解調(diào)，解調(diào)后的基帶數(shù)據(jù)從RSSI OUT輸出。
 

1．1．2 發(fā)射工作原理

數(shù)字基帶信號(hào)從TX DATA引入TRF6900片內(nèi)，經(jīng)過(guò)直接數(shù)字頻率合成器(DDS)調(diào)制到中頻，再通過(guò)鎖相環(huán)(PLL)倍頻到射頻，最后通過(guò)功率放大器放大信號(hào)后，由PA OUT導(dǎo)出射頻信號(hào)，再通過(guò)天線發(fā)射出去。

1．1．3 串行控制接口工作原理

串行控制接口包括CLOCK，DATA，STOBE三部分，控制著TRF6900內(nèi)部所有的寄存器，包括DDS參數(shù)設(shè)定寄存器和其他的控制寄存器。在CLOCK的每一個(gè)上升沿，DATA管腳的邏輯值送入24 b的移位寄存器，當(dāng)STOBE電平被抬高時(shí)，設(shè)定的參數(shù)被送入選定的鎖存器。TRF6900有四個(gè)可編程的24 b控制字(A，B，C，D)。控制字A和B分別控制DDS模式0和模式1狀態(tài)下輸出信號(hào)頻率。控制字C負(fù)責(zé)鎖相環(huán)和DDS模式O的設(shè)定。控制字D負(fù)責(zé)調(diào)制和DDS模式1的設(shè)定。

1．2數(shù)字基帶部分

數(shù)字基帶部分基于微型控制器MSP430F1121。通過(guò)它將外部的模擬信號(hào)轉(zhuǎn)換為適合TRF6900的數(shù)字信號(hào)，再配合軟件設(shè)計(jì)可以很方便地進(jìn)行智能化轉(zhuǎn)換。數(shù)字基帶部分的硬件電路由RS 232和MSP430F1121組成，如圖1所示。

MSP430F112l微型控制器是一款超低功耗、高性能的16位精簡(jiǎn)指令集MCU，主要由以下部分組成：基礎(chǔ)時(shí)鐘模塊，包括1個(gè)數(shù)控振蕩器(DCO)和1個(gè)晶體振蕩器；看門狗定時(shí)器Watchdog Timer，可用作通用定時(shí)器；帶有3個(gè)捕捉／比較寄存器的16位定時(shí)器Timer_A；2個(gè)具有中斷功能的8位并行端口：P1與P2；模擬比較器Comparator A。

2 系統(tǒng)參數(shù)計(jì)算

2．1 鑒相器的參考頻率

鑒相器是PPL構(gòu)成鎖相環(huán)中的單元模塊之一，其輸入的參考頻率是由DDS的輸出信號(hào)決定的。基于DSS技術(shù)的頻率合成器能很好地滿足各項(xiàng)指標(biāo)性能，同時(shí)也使設(shè)計(jì)變得簡(jiǎn)單。鑒相器輸出頻率的分辨率為：


式中：fpd是鑒相器的最小輸入頻率，也是DDS時(shí)鐘頻率fref的2°，即最低有效位的權(quán)值。TRF6900 DDS累加器有24位，fpd乘以預(yù)標(biāo)值N(可選擇256或者512)，由它可得出最小頻率的步進(jìn)值為：


累加器的輸入是24位的用戶串行數(shù)據(jù)(控制字)，時(shí)鐘基準(zhǔn)信號(hào)作為累加器的工作時(shí)鐘信號(hào)，兩者決定頻率的分辨率；輸出是一串抽樣斜坡數(shù)字脈沖，空號(hào)頻率等于時(shí)鐘頻率。經(jīng)過(guò)D／A轉(zhuǎn)換后得到模擬域的正弦信號(hào)fo_DSS，它代表基準(zhǔn)相位，即作為鑒相器的基準(zhǔn)輸入信號(hào)。DDS的最終性能主要取決于D／A轉(zhuǎn)換過(guò)程中的量化誤差以及濾波特性。

2．2 晶振時(shí)鐘電路及頻率

2．2．1 時(shí)鐘電路的設(shè)計(jì)及參數(shù)計(jì)算

晶振采用并聯(lián)諧振的工作方式，如圖1中23～24腳外圍電路所示。電路總的相移為360°，其中反向器提供180°的相移，R7和C22提供90°的滯后相位，晶振和電容C1也帶來(lái)90°的相位滯后。并聯(lián)工作的晶振是作為電感用的。晶振接入電容補(bǔ)償相移以滿足振蕩條件。

偏振電阻R1用于設(shè)置反相器的偏置點(diǎn)，典型值是Vcc引腳值的二分之一。R1過(guò)小，將降低環(huán)路增益，破壞網(wǎng)絡(luò)反饋條件，典型值是1～5 MΩ。可以觀察23引腳的輸出頻率隨電壓的變化情況。如果晶振有過(guò)驅(qū)動(dòng)，則增大電壓后，輸出頻率會(huì)下降，此時(shí)應(yīng)該微調(diào)電阻R2(調(diào)高)。注意，R2應(yīng)該足夠小，以確保振蕩器在小于最小工作電壓的情況下能夠起振。C1和晶振的旁路電容Co及反相器的輸入電容共同構(gòu)成了晶振的輸入電容。要提供穩(wěn)定度，晶振的輸入電容典型值可選擇20～30 pF。
 

2．2．2 頻率的選擇

根據(jù)抽樣定理可知，時(shí)鐘頻率fref(fref／2即為Na-quist頻率)對(duì)量化噪聲功率、冗余信號(hào)電平以及輸出頻譜中由于不滿足抽樣定理而帶來(lái)的干擾信號(hào)、時(shí)鐘頻率和鑒相器的參考基準(zhǔn)頻率fo_DSS(即由DSS得到的信號(hào)頻率fref／fo_DSS)的比率越大，頻率合成器的輸出信號(hào)頻譜所受到的干擾就越少。時(shí)鐘頻率的具體計(jì)算方法如下：

假設(shè)要使基于DDS的PLL構(gòu)成的頻率合成器的輸出頻率為906．24 MHz(與DSS得到的輸出信號(hào)頻率fo_DSS即鑒相器的參考基準(zhǔn)頻率要區(qū)別開(kāi)來(lái))，經(jīng)過(guò)256或者512分頻(可選)，假設(shè)為256，那么DDS的輸出信號(hào)頻率fo_DSS就應(yīng)等于906．24／256=3．54 MHz，可得到PLL的輸出頻率的計(jì)算公式：


式中：預(yù)標(biāo)值N可選擇256或者512，DDS_x為控制字A或B的值。

DSS頻率值可通過(guò)串行口控制字編程設(shè)置，其最低有效位是2°，最高有效位是223。兩個(gè)最高位(23，22位)用戶不可訪問(wèn)，系統(tǒng)內(nèi)部自動(dòng)置為0，21-0位，并由用戶編程設(shè)置。其中，A字對(duì)應(yīng)DDS-O即模式0的頻率；B字對(duì)應(yīng)DDS-1即模式1的頻率；C字控制PLL、數(shù)據(jù)限制器和模式1寄存器的設(shè)置；D字控制調(diào)制方式(如頻偏大小)和模式O寄存器的設(shè)置。

2．3 載波頻率計(jì)算

由時(shí)鐘頻率經(jīng)過(guò)基于DDS的頻率合成器可得到VCO輸出的載波頻率。對(duì)于典型的25．6 MHz時(shí)鐘頻率，由表1可得當(dāng)DDS控制字為001，000，111，0000，000，000時(shí)，可計(jì)算出的VCO輸出頻率即載波頻率為915 MHz。
由表1可知：
 

最后的VCO輸出頻率為：

 

2．4 DSS控制字的計(jì)算

TRF6900的FSK調(diào)制是由專門的FSK頻偏寄存器來(lái)完成。A，B控制字用來(lái)設(shè)置接收機(jī)和發(fā)射機(jī)的頻率及信道。在應(yīng)用系統(tǒng)的使用中，A，B控制字用來(lái)設(shè)置FSK頻偏。用于FSK方式時(shí)DDS控制字的計(jì)算方法如下：
假設(shè)載波頻率為915．O MHz，頻偏為20 kHz，即A字對(duì)應(yīng)的VCO輸出頻率fout1=915．00 MHz；B字對(duì)應(yīng)的VCO輸出頻率fout2=915．02 MHz；時(shí)鐘頻率fclock=fref=25．6 MHz；分頻比N=256。下面計(jì)算A，B控制字：
A字對(duì)應(yīng)于DDS_O值：

所得的二進(jìn)制的DDS_O將裝入A控制字中。
B字對(duì)應(yīng)于DDS_1值：

所得的二進(jìn)制的DDS_1將裝入B控制字中。

2．5 本地振蕩器

TRF6900的本地振蕩器(LO)是鎖相環(huán)PLL形式，由基于片上DDS的頻率合成器、低通濾波器(LPF)和壓控振蕩器(VCO)構(gòu)成。

2．5．1 VCO的電路設(shè)計(jì)

壓控振蕩器是輸出信號(hào)頻率隨輸入控制電壓變化的振蕩器。為了減小相位噪聲，VCO電路通常由分立元件構(gòu)成。
LC諧振槽路的諧振頻率：

諧振頻率時(shí)的電感值：

式中：|ZIN|為TRF6900內(nèi)部振蕩器的輸入阻抗；QLOAD為諧振回路的品質(zhì)因數(shù)；QP為電感的品質(zhì)因數(shù)；f為諧振頻率。
 

2．5．2 VCO的靈敏度

變?nèi)荻O管的電容大小與調(diào)諧電壓成正比，VCO的靈敏度：


2．5．3 參數(shù)計(jì)算

設(shè)計(jì)的無(wú)線收發(fā)電路工作在868～928 MHz ISM頻段。假設(shè)TRF6900的VCO輸出頻率為880～950 MHz，調(diào)諧電壓為0．3～2 V。TRF6900振蕩器的輸入阻抗|ZIN|即引腳13和14間的電阻大小約為1 400 Ω；諧振回路的品質(zhì)因數(shù)必須大于等于10；在915 MHz時(shí)，電感的品質(zhì)因數(shù)大約等于80。由公式可得：L≤10．65 nH，取L=10 nH標(biāo)準(zhǔn)值。
從方程中可知：

為了擴(kuò)大變?nèi)荻O管的調(diào)諧范圍，根據(jù)以上的計(jì)算，C2可以取2.2pF，C1可取3.3pF。

設(shè)計(jì)時(shí)采用Alpha Industries的SMV1247系列變?nèi)荻O管，其參數(shù)如下：


要注意的是因?yàn)镻CB的分布電容不可預(yù)測(cè)，隨工作頻率變化而變化，所以在PCB調(diào)試時(shí)要進(jìn)行必要的修正，這里采用經(jīng)驗(yàn)值。

現(xiàn)在對(duì)上述元件參數(shù)進(jìn)行驗(yàn)證：

對(duì)于0．25 V時(shí)的ftune，依據(jù)公式有CTOTAL=3．346 pF；
對(duì)于2．00 V時(shí)的ftune，有CT0TAL=2．799 pF。
由上述方程式可知，槽路的諧振頻率：MHz，，2 MHz。顯然，能滿足880～940 MHz頻率調(diào)諧范圍。對(duì)于滿足880～940 MHz的頻率調(diào)諧范圍的元件參數(shù)，取L=10 nH，C1=3．3 pF，C2=2．2 pF，變?nèi)荻O管為SMVl247-079。最后可得出VCO的靈敏度MHz／V。

2．5．4 環(huán)路濾波器的設(shè)計(jì)

(1)計(jì)算公式
環(huán)路濾波器是一個(gè)典型的二階低通濾波器，用于頻率合成器中電荷泵電流模式。二階元件的計(jì)算公式：
 

式中：KPD為鑒相器增益(單位：A／rad)，KPD=ICP／2π；KVCO為VCO增益(單位：rad／V)；N為分頻比；ζ為阻尼比，有效范圍是0<ζ<1，典型值為O．707；ωN為自然諧振頻率(單位：rad／sec)，ωN=(2×BN)／[(ζ+1)／2]2。

(2)設(shè)計(jì)注意事項(xiàng)

VCO有加速和正常兩種工作模式，鎖存時(shí)間都要小于250μs。正常模式用于精確控制并保持VCO工作所需頻率；加速模式利用APLL鎖相環(huán)加速因子來(lái)提供快速粗調(diào)，它可以使用TRF6900軟件根據(jù)需要進(jìn)行調(diào)整。DSS的諧振通常在環(huán)路帶寬內(nèi)，不能用環(huán)路濾波器抑制，但降低環(huán)路濾波的帶寬可以減小DSS諧波產(chǎn)生的可能性。正確選擇時(shí)鐘基準(zhǔn)頻率能較好地抑制DSS諧波。

3 系統(tǒng)軟件設(shè)計(jì)

軟件部分主要由主程序和各個(gè)子程序組成。主流程圖包括兩部分：一是設(shè)備初始化；二是循環(huán)部分(loop main)設(shè)置相關(guān)的循環(huán)程序。初始化部分主要是設(shè)置端口、模式和時(shí)鐘系統(tǒng)；循環(huán)部分(loop main)提供RS 232和射頻(RF)通信，包括校驗(yàn)總和的初始化。篇幅所限這里不做介紹。

4 結(jié)語(yǔ)

本設(shè)計(jì)根據(jù)TRF6900收發(fā)芯片的特點(diǎn)和微型控制器MSP430F112的優(yōu)點(diǎn)設(shè)計(jì)的無(wú)線數(shù)據(jù)收發(fā)系統(tǒng)，經(jīng)過(guò)多次實(shí)驗(yàn)證明，其發(fā)射端能正確地將數(shù)據(jù)傳送出去；同時(shí)，經(jīng)TRF6900發(fā)射后，接收端也能正確接收并顯示數(shù)據(jù)。系統(tǒng)完成了比較完善的硬件設(shè)計(jì)以及抗干擾措施，今后將繼續(xù)開(kāi)發(fā)系統(tǒng)軟件，這樣就可以保證系統(tǒng)工作的安全性和可靠性，并具有通用性，便于投入實(shí)際應(yīng)用，具有廣泛的市場(chǎng)應(yīng)用價(jià)值。