軟件無線電(SDR)是帶有可重配置硬件平臺的無線設備。這些可重配置硬件平臺能夠被用于多種通信標準，并將在最終實現認知無線電(CR)的過程中發揮關鍵作用。與此同時，由于SDR具有更低的成本、更大的靈活性和更高的性能，它正迅速成為軍事、公共安全和商業無線領域的事實標準。

 

SDR在商業領域日益流行的一個關鍵原因是它既能對多種波形執行基帶處理，又能進行數字中頻(IF)處理。中頻處理將DSP的應用范圍擴展到基帶之外，超越天線進入RF領域。這種同時支持基帶和中頻處理的能力增加了系統靈活性，同時也減少了制造成本。

 

通過引入高級基帶處理技術,如自適應調制和編碼、空時編碼(STC)、波束成形和多入多出(MIMO)天線技術等，無線標準正在不斷發展以支持更高的數據率。基帶信號處理器件需要具有極大的處理帶寬來支持這些技術使用的計算密集型算法。例如,美國軍方的聯合作戰無線電系統(JTRS)定義了軍事無線電支持的20 多種不同波形。其中一些復雜波形所要求的計算能力是幾百個MIPS(在標準處理器上)，如果采用FPGA來實現就需要幾千個邏輯單元(LE)。

 

 

SDR基帶處理常常同時需要處理器和FPGA。在這類應用中，處理器負責系統控制及配置功能，而FPGA實現計算密集型的信號處理數據路徑和控制功能，以實現最小的系統延時。當必須從一種標準切換到另一種標準時，處理器能夠在主要的軟件部件之間動態切換，而FPGA可以根據需要完全重新配置，以實現特定標準的數據路徑。

 

FPGA能夠被用作與DSP和通用處理器接口的協處理器，從而提供更高的系統性能和更低的系統成本。擁有自由選擇在哪里實現基帶處理算法的權利為實現SDR算法增加了靈活性。

 

基帶組件還必須具有足夠的靈活性，以便使SDR能夠支持相同標準的增強版本以及完全不同的標準。可編程邏輯單元與一個軟核處理器和IP模塊組合在一起，可以提供遠程現場升級功能。例如，通過Turbo編碼器、Reed-Solomon編碼器、符號交織器、符號映射器和逆FFT變換等IP功能，我們可以很容易重新配置FPGA，使其支持WCDMA/HSDPA(高速下行分組接入)或802.16a標準的基帶發射功能。

 

與傳統的模擬無線電方法相比，數字頻率轉換提供了更高的性能。FPGA提供了一個高度靈活的集成平臺，基于此平臺能夠以合理的功耗實現計算密集型數字中頻功能，而功耗是便攜系統的一個關鍵要素。能夠在FPGA上實現的中頻功能包括數字上變頻器(DUC)和下變頻器(DDC),以及有助于降低功率放大器(PA)成本和功耗的數字預失真(DPD)與波峰因數降低(CFR)功能。

 

在基帶處理單元與上變頻器之間經常需要進行數據格式轉化，如果采用FPGA,該功能可以被無縫地添加到上變頻器的前端。這種技術為上變頻器提供了一種完全可定制的前端，并支持高帶寬輸入數據的通道化。定制邏輯或軟核嵌入式處理器能夠被用于控制在FPGA中實現的上變頻器與基帶處理單元之間的接口。

 

在數字上變頻過程中，輸入數據在被采用可調載波頻率進行正交調制之前，先由基帶進行插值濾波。為了實現插值有限脈沖響應(FIR)濾波器，設計師必須正確權衡速度與面積，以便發現針對特定標準的最佳固定或自適應濾波器架構。數字控制的振蕩器內核也能被用于產生一系列架構，這些架構具有超過115dB的無雜散動態范圍(SFDR)和非常高的性能。根據要支持的頻率分配的數量，多個數字上變頻器能夠很容易地在一個FPGA中實現。

 

第三代基于CDMA的系統和多載波系統(如OFDM)采用具有較高峰值/均值比(波峰因數)的信號。這些信號顯著降低了基站中功率放大器的效率。作為一種經濟有效的方法，在FPGA中實現的波峰因數降低技術可以降低用于多種波型標準的功率放大器的成本和復雜度。

 

高速移動數據傳輸采用非恒定的包絡調制技術，如四相移相鍵控(QPSK)和正交調幅(QAM)技術。這對功率放大器提出了嚴格的線性要求。數字預失真線性化技術，包括查找表和多項式方法，能夠有效地在包含DSP模塊的FPGA中實現。這些DSP模塊中的乘法器能夠運行在很高的時鐘頻率下，并能夠有效地分時以實現復雜的乘法。

 

在接收端，數字中頻技術能夠被用于采樣中頻信號，并在數字域執行通道化和采樣速率的轉化。利用欠采樣技術，高頻中頻信號(通常是100 MHz以上)能夠被量化。因為不同的標準具有不同的碼片率或比特率，所以SDR應用需要進行非整數采樣率的轉化，將采樣數目轉換為任何標準的基礎碼片率/比特率的整數倍。

 

摘自“電子工程專輯”2004年11月