GNURadio 也處理數據的緩存。信號處理模塊通常以它們被輸入的速率來處理，但有時候因為 CPU 的處理速率或者其它因素，數據處理的速度不夠快，就需要緩存（buffer）來緩沖。這就要求編程者要注意：當數據傳送的速率大于處理速度時，有些緩存有可能會溢出并導致數據丟失；而當數據傳送速率小于處理速度時，緩存經常是空的，有可能會產生脈沖。

GNURadio 除了支持 Linux 的多種發行版本外，還可移植到 Mac OS X 、NetBSD以及 Windows 等操作系統。

3.3 USRP 介紹

3.3.1 認知無線電對硬件平臺的要求

從第二章 Simon Haykin 教授對認知無線電的理解中，可以看到，認知無線電系統對硬件方面有如下的要求：

（1）對多個頻帶信道進行監測

認知無線系統的收發器為了能夠工作于不同的頻段和提供寬帶頻譜感知能力，收發器的前端要能夠調諧到大頻譜范圍內的任意頻帶，由此必須選用寬帶天線。同時，根據電波傳播條件設計天線，使之具有一定的極化或方向圖分集控制能力。由于認知無線電能工作在不同的頻段，對 A/D 轉換器的要求也比較高，這就要求射頻前端 A/D 轉換器具有寬帶、高頻、高精度、高采樣率、高分辨率、大動態范圍的特性。

（2）具有一定的人工智能

認知無線電先對環境進行感知，再進行學習，最后達到決策，這過程是通過大量的算法實現的。因此，硬件平臺應該具有運行和實現這些算法的載體，比如說 DSP，FPGA等，并且要對這些算法進行調度和控制。

（3）容易升級和擴展

認知無線電要求需要對多種頻段進行支持，而各個頻段的調制方式、數據傳輸數率、傳輸協議等都不同，這就要求該硬件平臺能根據不同的實際情況，進行重新配置；另外，由于目前認知無線電的各種算法并不是很成熟，處于研究階段，為了便于以后的系統升級，要求硬件平臺可以重新配置，具備良好的擴展能力，如可以提供更多各類的接口等。

3.3.2 USRP 硬件結構分析

由Matt Ettus發明的硬件系統USRP 射頻前端是GNU Radio最重要的硬件“伙伴” ，這個非常靈活的 USB 設備可以把我們的 PC 連接到 RF 世界。與 GNU Radio 軟件相同，USRP 也是完全開放的，其所有的電路、設計文檔和 FPGA 代碼均可從 Ettus Research的站下載。它具有低成本、高效率等特點，是 GNU Radio 使用者的最佳選擇。基于GNU Radio 和 USRP 的組合，用戶可以構建各種具有想象力的軟件無線電應用。

簡易來說，USRP 就是一個集成電路板，它由一塊主板和最多四塊子板構成。USRP包含母板和前端子板。母板包含 4 個 12bit /64M 抽樣率的 ADC，4 個 14bit/128M DAC,一個百萬門的 FPGA 芯片 Altera Cyclone EP1C12 FPGA10 和一個可編程的 USB2.0 控制器，母板完成信號從模擬到數字的轉換、基帶信號的生成、與 PC 的通信的功能，它處理的是數字基帶和中頻信號。每個 USRP 母板支持 4 個子板，2 個接收，2 個發射。RF前端是實現在子板上的，不同的子板處理不同的頻率帶寬。現在可以覆蓋從 DC 到5.9GHz 頻段的信號。子板主要在中頻上完成初步的濾波和信號混疊。

主板上面包含了 AD/DA 轉換器以及 FPGA，主要完成中頻采樣以及中頻信號到基帶信號之間的互相轉換。而子板主要是負責處理不同頻帶的射頻信號，并進行射頻、中頻信號之間的轉換。所有硬件部分的相關特性都是極為重要的，它們會很大作用地影響無線電設計、軟件編程，使用時必須嚴格按照這些硬件的約束條件和要求來進行操作。

下面將分別介紹 USRP 各部件的相關功能：

（1）AD/DA 轉換器

USRP采用兩塊 Analog Device 的 AD9862 芯片，這是美國模擬器件公司設計的、適合無線寬帶通信應用的高性能混合信號前端。每塊可提供兩路 12bit、64M Sample/s 的AD 變換和兩路 14bit、128M Sample/s 的 DA 變換。那么一塊主板可提供 4 路模擬數字信號轉換器（ADC）和 4 路的數字模擬信號轉換器（DAC），也即收/發各兩路的復采樣。因此，從理論上講，如果我們用實時采樣的話，有四個輸入、輸出通道。然而，如果我們用復數（IQ）采樣會更有靈活性。我們需要進行配對，因此可得到兩組復數輸入和兩組復數輸出。

AD9862的接收路徑包括用在基帶或低中頻（IF）上接收多種數據或正交（I&Q）數據的兩個高性能 ADC、輸入緩沖器、接收端可編程增益放大器（RxPGA）和抽取濾波器。AD9862 還包含一個可編程的延遲鎖定環路（DLL）時鐘倍頻器與集成定時電路（允許使用單個基準時鐘）、輔助 ADC 和 DAC（用于對接收信號強度指示進行監視和控制）、溫度傳感器及增益與失調調整電路。

AD9862的發送路徑允許接受多種數據格式并且包括兩個高性能 DAC、發送端可編程增益放大器（TxPGA）、2 倍或 4 倍內插濾波器、一個希爾伯特（Hilbert）數字濾波器和用于復合或真實信號上變頻的數字混頻器。這些特點使系統結構從本質上減少了重構和抗混疊濾波要求。

注意到在 RX 板和 TX 板上的 PGA 都是可編程的，也就是說可以通過 GNU Radio調用 USRP 的相關函數來定義的。

（2）FPGA

明白 FPGA 的作用對 GNU Radio 的使用者來說是最重要的。USRP 采用一塊型號為EP1C12 PQ240 的 FPGA，等效門數為 65 萬門。它就像一個小的，高性能的并行計算機一樣，可以完成所需的設計任務。設計 FPGA 需要一些技能，并且如果不慎還會燒壞硬件電路板。這里 USRP 的設計者提供了一個標準的適應性很廣的 FPGA 配置。使用者在應用過程中不需做過多改動。

所有 ADC 和 DAC 都是連接到 FPGA 上，這塊 FPGA 扮演的是主角，它要進行高帶寬數學處理并降低數據速率以便數據能通過 USB 傳到 PC 上處理。在接收通道上，FPGA 對 ADC 采進來的數字信號進行數字下變頻 DDC，并通過層疊梳狀濾波器 CIC 對數據進行可變速率的抽取。在發送通道上，原理是相同的，只不過要反過來進行。因為數字上變頻 DUC 是在 AD9862 里進行的，FPGA 對數據進行的是梳狀內插。

因為 FPGA 可以并行處理數據，所以 USRP 能實現全雙工數據處理，在這種模式下，接收和發送兩路是完全互相獨立的。唯一需要注意的是收發復合的速率不能超32MByte/s。

FPGA的兩個主要功能：將 ADC 采來的中頻信號進行數字下變頻 （DDC） 變換到基帶，并通過層疊梳狀濾波器 CIC 對采樣值進行可變速率的抽取以符合用戶對信號帶寬的要求。FPGA 包含有四個 DDC，每個 DDC 有 I 和 Q 兩個輸入口。ADC 的每一個輸出都會被連接到四個 DDC 當中的一個 I 或者 Q 端口當中。這是由 MUX 來決定的。如下圖所示，MUX 就像一個路由或者電路交換器，它決定哪個 ADC 輸出連到哪個 DDC的輸入端，這可以用 USRP 中的內部函數進行控制。

DDC能實現兩個作用：首先，它把中頻信號下變頻到基帶信號。其次，對信號抽取使信號速率能被 USB2.0 采用，并與 PC 的運算能力匹配。其結構圖見圖 3.5：

抽取器可認為是一個低通濾波器，后面緊接一個下采樣器。假設抽取倍數是 N。如果我們看數字頻譜，低通濾波器選出[-π/N，π/N]的頻帶，然后下采樣器把頻譜擴展到[-π，π]。擴展后的頻譜成分與原來的頻譜成分在[-π/N，π/N]是一一對應的，或者說前者可以準確地表示后者在[-π/N，π/N]的頻率分量。所以，這時對擴展后的頻譜進行處理等同于對原來信號頻譜的處理，但前者的數據流率只有后者的 N 分之一，大大降低了對之后信號處理（解調分析等）速度的要求。

抽取之后的數據都是以 16 位有符號整數的 I/Q 信號形式通過 USB2.0 接口的，結果形成通過 USB2.0 的 8M Sample/s 的復數采樣速率（參見下文有關 USB2.0 的說明）。

數字下變頻之后，產生的 IQ 信號通過 USB 接口進入 PC，接下來就是軟件編程的世界。

在發送路徑，情況則是相反的。我們需要發送一個基帶 IQ 信號到 USRP 板上。數字上變頻器（DUC）會對信號進行修正，通過內插上變頻到中頻，最后發送到 DAC 進行模數轉換。下來的工作交由子板完成，形成 RF 信號進行發送。

(3)前端子板

在母版上有四個插槽，總共能夠被兩個接收子板和兩個發送子板使用，