信號干擾問題一直困擾著工程師，其已經成為電路設計工程師不可避免的問題。串擾是指有害信號從一個網絡轉移到另一個網絡，它是信號完整性問題中一個重要問題，在數字設計中普遍存在，有可能出現在芯片、PCB板、連接器、電源和連接器電纜等器件上。如果串擾超過一定的限度就會降低系統的噪聲容限，增加系統錯誤的機會，嚴重的導致無法正常工作。因此查找信號干擾成為解決系統問題的第一道門檻，泰克MDO混合域示波器可以很好的解決這個問題。算機聯鎖、列車運行自動控制、編組站自動化、通信、光學、雷電及干擾防護和城市軌道交通7 個專業事業部。擁有防雷、光學和無線通信三個全路中心試驗室、十多個專業試驗室和環行鐵道通信信號系統綜合試驗基地，主要從事雷電干擾防護和城市軌道交通安全的研究。

客戶研發方向為智能家居產品，使用無線傳輸數據，其中RF模塊外購。要驗證射頻模塊的功能和指標，以及聯合調試在實際工作中的問題。射頻模塊于系統之間采用SPI總線連接，使用物聯網的自動組網模式傳輸數據。

客戶要解決一系列的問題，比如測試信號發射功率、SPI總線解碼以及射頻信號和數字信號的聯合調試、接收靈敏度、查找干擾源等。這次主要解決使用單片機連接RF模塊傳輸距離滿足要求，換上FPGA卻發現傳輸距離變短的問題。

問題描述

用單片機連接RF射頻模塊，之間的數據連接采用SPI總線連接，單片機的時鐘頻率為十幾兆赫茲一切很正常，和預計的無線傳輸距離接近。之后想實現復雜的功能把單片機方案換成了FPGA方案卻發現傳輸距離明顯變短了。使用MDO的解碼功能確定了基帶信號的傳輸和接收都沒有問題。

圖1：SPI總線波形超調超過34%

圖中的數字信號雖然超調比較大（34%）但是波形完整，解碼信息正確。所以數字信號得過沖并沒有影響系統的發射距離。

故障查找及修改方案

FPGA的運行頻率為400MHz，這和射頻的發射頻率433MHZ接近。是否是因為FPGA的主頻干擾了射頻的發射呢？但是之后的測試并未發現433MHZ的關鍵干擾信號存在，那是否是因為電源容量太小引起的呢？我們進行了進一步的測量。因為單片機使用鋰電池供電，FPGA使用板上電源供電。MDO混合域示波器測試結果顯示了差別所在。

圖2：板上供電FPGA驅動的射頻信號

圖3：電池供電的單片機驅動的射頻信號 

從圖中可見在板上供電FPGA驅動的射頻信號輸出的頻率周圍出現的不該出現的寄生干擾（圖2），而電池供電的單片機驅動的射頻信號卻很干凈（圖3）。而輸出功率都在-15dBm左右，相差不大！

從新設計電源部分，把連接線換成屏蔽線并單端接地，問題得以解決。

結論

MDO混合域示波器融合了時域、頻域、邏輯域和調制域的調試功能，完美的解決了工程師基帶和射頻聯合調試的問題！

本次測試結果顯示在射頻信號中存在干擾。圖2顯示了FPGA驅動的射頻信號的的波形，圖3顯示了使用單片機驅動的射頻信號的波形。兩者的信號強度一致但是接收距離有明顯的差異，干擾導致了噪聲容限的降低影響接收靈敏度，電源對系統的干擾確確實實的存在。