有些設(shè)計(jì)師有時(shí)會(huì)忽略設(shè)計(jì)出來(lái)的芯片是否能夠順利的被制造出來(lái)應(yīng)用到產(chǎn)品中，他們往往更關(guān)注指標(biāo)是否達(dá)到，先考慮設(shè)計(jì)再考慮測(cè)試，但隨著電路復(fù)雜程度的提高，這種方法既費(fèi)時(shí)又費(fèi)力，并且往往造成制造過(guò)程中的一些不可預(yù)見(jiàn)的測(cè)試問(wèn)題。解決芯片測(cè)試的根本方法是在芯片設(shè)計(jì)時(shí)就充分考慮到測(cè)試的要求，即在設(shè)計(jì)階段就開(kāi)始考慮如何對(duì)電路進(jìn)行測(cè)試，并將一些可測(cè)性技術(shù)引入到芯片中，以降低測(cè)試方法的復(fù)雜性，這就是可測(cè)性設(shè)計(jì)(DFT，Design For Testability )。

可測(cè)性設(shè)計(jì)是在滿足芯片正常功能的基礎(chǔ)上，通過(guò)有效地加入測(cè)試電路，來(lái)降低芯片的測(cè)試難度，降低測(cè)試成本。同時(shí)，可測(cè)性并不是指產(chǎn)品可測(cè)或不可測(cè)，而是度量產(chǎn)品測(cè)試難易度的概念，因此一般來(lái)說(shuō)，一切考慮了測(cè)試要求的設(shè)計(jì)，或者說(shuō)一切能使測(cè)試生成和故障診斷變得比較容易的設(shè)計(jì)都可稱(chēng)為可測(cè)性設(shè)計(jì)。

1、CP測(cè)試和FT測(cè)試

芯片在生產(chǎn)過(guò)程中主要有兩次測(cè)試：CP測(cè)試（晶圓測(cè)試，Chip Probing）和FT測(cè)試(Final Test )。
CP是對(duì)wafer進(jìn)行測(cè)試，檢查fab廠制造的工藝水平
FT是對(duì)package進(jìn)行測(cè)試，檢查封裝廠的制造水平

圖1.1 CP和FT測(cè)試在芯片制程中的位置

第一次測(cè)試是在晶圓加工完成后，測(cè)試設(shè)備通過(guò)探針壓到芯片的焊盤(pán)(Bonding Pad)上，這叫做CP測(cè)試，CP測(cè)試一般只做簡(jiǎn)單的測(cè)試，比如電氣連通性、電流測(cè)試和一些專(zhuān)門(mén)為工藝調(diào)試的電路參數(shù)測(cè)試等，如果結(jié)果與預(yù)計(jì)的相同則為合格，否則判定測(cè)試失敗，在失敗芯片上打上標(biāo)記，往后就不做這些故障芯片的封裝和后續(xù)加工。

第二次測(cè)試是在封裝完成后，測(cè)試儀通過(guò)測(cè)試程序完成對(duì)芯片的FT測(cè)試，這一次的測(cè)試一般要求更加嚴(yán)格，要盡可能地檢測(cè)出有故障的芯片。芯片的FT測(cè)試的內(nèi)容不光是檢測(cè)故障，還有許多方面需要測(cè)試，如功耗、電流、可靠性、工作頻率、能夠工作的環(huán)境溫度等。如果檢測(cè)出芯片有故障，不能通過(guò)測(cè)試，那么要根據(jù)情況做故障分析或失效分析。一般來(lái)說(shuō)故障分析會(huì)占用大量的人力、物力和時(shí)間，所以一般只是在非常必要的情況下才會(huì)去做。對(duì)于代工廠來(lái)說(shuō)一些基本的工藝參數(shù)如果與預(yù)期不一致的話，是必須做分析的，并且要調(diào)整生產(chǎn)線，直到工藝穩(wěn)定，總體偏差越小越好。對(duì)于設(shè)計(jì)者來(lái)說(shuō)，實(shí)驗(yàn)性的芯片如果有故障，要多花時(shí)間和精力進(jìn)行詳細(xì)的調(diào)試和分析，找到問(wèn)題的所在，修改設(shè)計(jì)直到正確無(wú)誤。

2、可測(cè)性設(shè)計(jì)的目標(biāo)

對(duì)電路進(jìn)行可測(cè)性設(shè)計(jì)主要為了達(dá)到以下目標(biāo)：

(1)減少冗余邏輯：冗余邏輯會(huì)增加測(cè)試生成的復(fù)雜性；
(2)增加電路的可控制性和可觀測(cè)性：增加電路的可控性和可觀性是提高電路可測(cè)性的根本措施；
(3)為了測(cè)試而附加的電路對(duì)原來(lái)電路的性能影響盡可能小：可測(cè)性設(shè)計(jì)都會(huì)增加額外的測(cè)試電路，通常會(huì)使芯片面積增加，影響電路本來(lái)的性能；
(4)使測(cè)試向量的生成更容易：簡(jiǎn)單有效的測(cè)試向量可以提高測(cè)試效率，減少測(cè)試成本,尤其是時(shí)間成本；
(5)提高測(cè)試集的測(cè)試質(zhì)量：提高故障覆蓋率、減少測(cè)試向量、減少測(cè)試時(shí)間等。

良好的可測(cè)性電路應(yīng)具有以下特征：

(1)電路容易置于理想的初始狀態(tài)；
(2)電路的任意內(nèi)部狀態(tài)很容易通過(guò)對(duì)原始輸入施加測(cè)試圖形來(lái)控制；
(3)通過(guò)電路的原始輸出或?qū)ｉT(mén)的測(cè)試點(diǎn)，電路內(nèi)部的狀態(tài)可以唯一確認(rèn)。

3、可測(cè)性設(shè)計(jì)方法

對(duì)于頻率較高的射頻芯片來(lái)說(shuō)，一般只能通過(guò)增加芯片內(nèi)部的控制點(diǎn)和觀察點(diǎn)來(lái)實(shí)現(xiàn)可測(cè)性設(shè)計(jì)，即在電路設(shè)計(jì)和版圖設(shè)計(jì)的時(shí)候，通過(guò)增加可探測(cè)的電路支點(diǎn)和物理觸點(diǎn)來(lái)實(shí)現(xiàn)芯片可測(cè)量，有針對(duì)性的對(duì)電路的易失效點(diǎn)進(jìn)行測(cè)試測(cè)量。

DFT設(shè)計(jì)針對(duì)的對(duì)象是什么？

DFT需要處理芯片上所有DC、AC測(cè)試需求，即DFT需要涵蓋以下電路模塊的測(cè)量：
片上存儲(chǔ)器
模擬模塊 （如鎖相環(huán)，LDO，IDV等）
系統(tǒng)控制模塊（如串并轉(zhuǎn)換、休眠電路、看門(mén)狗電路等）
電源管理模塊（如DCDC、LDO等）
寄存器（如ROM、SPI協(xié)議等）
放大器（如MOS管、FET管）
DFT基本參與了所有的芯片功能，需要提供芯片初始化時(shí)FUSE的管理；需要設(shè)計(jì)協(xié)調(diào)時(shí)鐘、復(fù)位，放大器的DC/IV曲線；除此之外，芯片中功能模塊的每一個(gè)寄存器都是DFT設(shè)計(jì)的工作對(duì)象。

DFT應(yīng)該參與到芯片支撐的哪些步驟中？

在芯片的整個(gè)制程中，都應(yīng)該有DFT參與的痕跡，也就是DFT至少應(yīng)該參與到以下過(guò)程中：
在產(chǎn)品立項(xiàng)階段就應(yīng)該定義好DFT的架構(gòu)
在芯片design階段應(yīng)該DFT的邏輯和驗(yàn)證
在封裝階段應(yīng)保證封裝芯片能夠完全的表現(xiàn)芯片的功能、邏輯、性能
在可靠性試驗(yàn)階段應(yīng)該做到DFT能夠?qū)崟r(shí)監(jiān)控
在交付階段保證DFT能夠?yàn)榭蛻籼峁椭?br /> 在產(chǎn)品生命周期中DFT能夠監(jiān)控壽命